[發明專利]多位并行逐次逼近寄存器(SAR)模數轉換器(ADC)電路

在審

• 申請號: 201980056902.8
• 申請日: 2019-07-11
• 公開（公告）號: CN112640313A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: B·L·普賴斯
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03M1/14
• 分類號: H03M1/14;H03M1/78;H03M1/46
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種多位并行逐次逼近寄存器(SAR)模數轉換器(ADC)電路，包括：

多個SAR控制器電路，其中所述多個SAR控制器電路中的每個SAR控制器電路包括數個SAR寄存器電路，其中每個SAR寄存器電路被配置為：

接收時鐘信號；

響應于所述時鐘信號的對應周期，提供與電源電壓相關的數字信號；以及

響應于所述時鐘信號的對應下一周期：

接收對應數字位，其中所述數字位基于模擬輸入信號與對應數模轉換器(DAC)模擬信號的比較；

存儲所述數字位；并且

提供與所述數字位相關的所述數字信號；

DAC電路，被配置為：

接收參考電壓；

從所述多個SAR控制器電路接收多個數字信號，其中每個數字信號對應于數字輸出信號的數字位；以及

生成多個DAC模擬信號，其中每個DAC模擬信號基于所述參考電壓和所述多個數字信號；以及

比較電路，被配置為：

接收所述多個DAC模擬信號；

接收所述模擬輸入信號；以及

基于每個DAC模擬信號與所述模擬輸入信號的比較，來生成與所述多個SAR控制器電路中的每個SAR控制器電路相對應的所述數字位，其中生成的每個數字位共同形成所述數字輸出信號，所述數字輸出信號是所述模擬輸入信號的數字表示。

2.根據權利要求1所述的多位并行SAR ADC電路，其中：

所述DAC電路包括：

試驗位電路，被配置為：

從每個SAR控制器電路的每個SAR寄存器電路接收所述數字信號；

從所述多個SAR控制器電路的子集的每個SAR寄存器電路接收試驗信號；以及

基于所述數字信號和所述試驗信號生成多個試驗位碼，其中每個試驗位碼包括數字位序列，所述數字位序列具有針對所述數字位的子集的、與所述數字輸出信號相對應的值；以及

數個單輸出DAC電路，所述單輸出DAC電路的數目等于二(2)的所述多個SAR控制器電路的數目次冪再減去一(1)，其中每個單輸出DAC電路被配置為：

接收所述多個試驗位碼；以及

生成在所述多個DAC模擬信號之中的對應DAC模擬信號，其中每個對應DAC模擬信號基于所述參考電壓和對應試驗位碼；以及

所述比較電路包括：

數個比較電路，所述比較電路的數目等于二(2)的所述多個SAR控制器電路的數目次冪再減去一(1)，其中每個比較電路被配置為：

接收所述模擬輸入信號和所述對應DAC模擬信號；以及

生成比較器信號，其中：

如果所述模擬輸入信號具有與所述對應DAC模擬信號相比更大的電壓，則所述比較器信號具有邏輯高值；以及

如果所述模擬輸入信號具有與所述對應DAC模擬信號相比更小的電壓，則所述比較器信號具有邏輯低值；以及

溫度計到二進制(TTB)電路，被配置為：

從每個比較電路接收所述比較器信號；以及

基于來自每個比較電路的所述比較器信號，生成與每個SAR控制器電路相對應的所述數字位。

3.根據權利要求1所述的多位并行SAR ADC電路，其中所述DAC電路包括多輸出DAC電路，所述多輸出DAC電路被配置為：

接收頂電壓和底電壓，其中所述頂電壓和所述底電壓的電壓范圍基于所述參考電壓；以及

基于所述頂電壓和所述底電壓生成所述多個DAC模擬信號。

4.根據權利要求3所述的多位并行SAR ADC電路，其中所述多個DAC模擬信號中的每個DAC模擬信號具有作為所述電壓范圍的分量的值。

5.根據權利要求3所述的多位并行SAR ADC電路，其中所述多輸出DAC電路包括多個電阻器旋轉器電路，所述多個電阻器旋轉器電路被配置為通過生成所述電壓范圍的多個分量來生成所述多個DAC模擬信號。