[發明專利]用于事務存儲器的設備和數據處理方法

在審

• 申請號: 201980055680.8
• 申請日: 2019-10-17
• 公開（公告）號: CN112639728A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 馬修·詹姆斯·霍斯內爾;理查德·羅伊·格里森思懷特
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/46;G06F9/52
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 楊佳婧

1.一種設備，包括：

指令解碼器，其用于解碼指令；

處理電路系統，其用于響應于所述指令被所述指令解碼器解碼而執行數據處理；

事務存儲器支持電路系統，其用于支持在由所述處理電路系統處理的數據線程內的事務的執行，所述事務存儲器支持電路系統包括地址追蹤電路系統以追蹤由所述事務內的指令存取的地址；

對于利用第一類型事務開始指令所開始的第一類型事務，所述指令解碼器被配置為控制所述處理電路系統以防止跟隨所述第一類型事務開始指令之后經推測地執行的指令的結果的提交，直到到達事務結束指令為止，其中，所述事務存儲器支持電路系統被配置為在檢測到在來自另一線程的存儲器存取的地址與由所述地址追蹤電路系統追蹤的地址之間的沖突時觸發所述事務的中止；以及

對于利用第二類型事務開始指令所開始的第二類型事務，所述指令解碼器被配置為控制所述處理電路系統，通過將在所述事務內的讀取操作的地址標記成能夠由所述地址追蹤電路系統追蹤的來響應于該讀取操作的執行，并且通過省略將所述事務內的寫入操作的地址標記成能夠由所述地址追蹤電路系統追蹤來響應于該寫入操作的執行。

2.根據前述權利要求中的任一項所述的設備，其中，對于所述第一類型事務，所述事務存儲器支持電路系統被配置為觸發對架構狀態的捕獲，所述架構狀態將在中止所述事務時被復原；并且

其中，對于所述第二類型事務，所述事務存儲器支持電路系統被配置為省略對所述架構狀態的捕獲。

3.根據權利要求2所述的設備，其中，對于所述第一類型事務，跟隨所述事務結束指令之后所述指令解碼器被配置為控制所述處理電路系統丟棄經捕獲的架構狀態或允許經捕獲的架構狀態被覆寫。

4.根據前述權利要求中的任一項所述的設備，其中，對于所述第二類型事務，所述事務存儲器支持電路系統被配置為在檢測到在所述事務內所執行的讀取操作的地址與來自另一線程的寫入操作的地址之間的沖突時觸發所述事務的中止。

5.根據權利要求4所述的設備，其中，所述事務存儲器支持電路系統被配置為響應于至少一個其他事件而觸發所述第二類型事務的中止。

6.根據權利要求4或5所述的設備，其中，對于所述第二類型事務，所述指令解碼器被配置為控制所述處理電路系統響應于所述中止而省略架構狀態的復原。

7.根據權利要求4至6中的任一項所述的設備，其中，對于所述第二類型事務，所述處理電路系統被配置為執行以下操作中的至少一者：

響應于所述第二類型事務的中止提交所述事務的介入指令的結果以；或

在不等待所述事務結束指令的情況下提交所述第二類型事務內部的指令的結果。

8.根據權利要求4至7中的任一項所述的設備，其中，對于所述第二類型事務，所述指令解碼器響應于預定類型的指令而控制所述處理電路系統暫停對指令的處理，直到接收到有關所述中止已被觸發的通知為止。

9.根據權利要求8所述的設備，其中，所述預定類型的指令指明儲存地址指示的寄存器，該地址指示表示出來自觸發所述中止的該另一線程的所述存儲器存取的地址。

10.根據權利要求4至9中的任一項所述的設備，其中，響應于所述第二類型事務的中止被觸發，所述處理電路系統被配置為儲存中止原因指示，該中止原因指示表示出是否所述中止是由沖突觸發的。

11.根據權利要求10所述的設備，其中，所述預定類型的指令指明儲存地址指示的寄存器，該地址指示表示出來自觸發所述中止的另一線程的所述存儲器存取的地址。

12.根據權利要求11所述的設備，其中，所述中止原因指示被儲存在相同于所述地址指示的寄存器中。

13.根據權利要求11所述的設備，其中，所述中止原因指示被儲存在不同于所述地址指示的通用寄存器中。