[發(fā)明專利]全數(shù)字閉環(huán)電壓生成器

在審

• 申請(qǐng)?zhí)枺?/td>: 201980037530.4
• 申請(qǐng)日: 2019-06-25
• 公開（公告）號(hào): CN112639657A
• 公開（公告）日: 2021-04-09
• 發(fā)明（設(shè)計(jì)）人: 查爾斯·奧古斯丁;穆罕默德·M·凱拉;阿溫德·拉曼;阿施施·丘巴;阿卜杜拉·阿夫扎爾;費(fèi)羅茲·麥錢特;卡提克·蘇布拉曼尼亞
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G05F1/565
• 分類號(hào): G05F1/565
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 楊佳婧

1.一種設(shè)備，包括：

多個(gè)器件，該多個(gè)器件耦合到輸入電源軌和輸出電源軌；

第一電路，該第一電路耦合到所述多個(gè)器件，其中，所述第一電路用于根據(jù)控制來(lái)導(dǎo)通或關(guān)斷所述多個(gè)器件中的一個(gè)或多個(gè)器件；以及

第二電路，該第二電路耦合到所述第一電路，其中，所述第二電路包括全數(shù)字比例微分機(jī)制，用于根據(jù)所述輸出電源軌上的電壓的數(shù)字表示來(lái)生成所述控制。

2.如權(quán)利要求1所述的設(shè)備，其中，所述第二電路包括：振蕩器，該振蕩器耦合到所述輸出電源軌，并且其中所述振蕩器用于生成時(shí)鐘。

3.如權(quán)利要求2所述的設(shè)備，其中，所述第二電路包括：計(jì)數(shù)器，用于確定所述時(shí)鐘的頻率。

4.如權(quán)利要求3所述的設(shè)備，其中，所述時(shí)鐘是第一時(shí)鐘，其中，所述第二電路包括時(shí)鐘同步器，用于使所述第一時(shí)鐘與第二時(shí)鐘同步并生成第三時(shí)鐘，并且其中所述計(jì)數(shù)器用于經(jīng)由所述第三時(shí)鐘確定所述第一時(shí)鐘的頻率。

5.如權(quán)利要求4所述的設(shè)備，其中，所述計(jì)數(shù)器用于接收所述第二時(shí)鐘。

6.如權(quán)利要求3所述的設(shè)備，其中，所述第二電路包括：第一比較器，用于將所述計(jì)數(shù)器的輸出與指示所述第一時(shí)鐘的過(guò)去頻率計(jì)數(shù)的數(shù)字值進(jìn)行比較，并且其中，所述第一比較器用于生成指示所述第一時(shí)鐘相對(duì)于所述過(guò)去頻率計(jì)數(shù)的頻率變化方向的輸出。

7.如權(quán)利要求6所述的設(shè)備，其中，所述第二電路包括：第二比較器，用于將所述計(jì)數(shù)器的輸出與基準(zhǔn)頻率計(jì)數(shù)進(jìn)行比較，其中，所述第二比較器用于生成指示所述第一時(shí)鐘相對(duì)于所述基準(zhǔn)頻率計(jì)數(shù)之間的誤差的輸出。

8.如權(quán)利要求7所述的設(shè)備，包括邏輯，用于根據(jù)所述第一比較器和所述第二比較器的輸出來(lái)生成所述控制。

9.如權(quán)利要求8所述的設(shè)備，其中：

所述第一電路包括上/下移位器；

所述上/下移位器用于：當(dāng)所述誤差小于零且所述頻率變化方向小于或等于零時(shí)，導(dǎo)通所述多個(gè)器件中的一個(gè)或多個(gè)器件；

所述上/下移位器用于：當(dāng)所述誤差大于零且所述頻率變化方向大于或等于零時(shí)，關(guān)斷所述多個(gè)器件中的一個(gè)或多個(gè)器件；以及

所述上/下移位器用于：當(dāng)所述誤差大于零或所述頻率變化方向大于零時(shí)，或者當(dāng)所述誤差小于零且所述頻率變化方向小于零時(shí)，保持所述多個(gè)器件中導(dǎo)通或關(guān)斷的器件的數(shù)量。

10.如權(quán)利要求1至9中任一項(xiàng)所述的設(shè)備，其中，所述多個(gè)器件包括p型器件。

11.一種設(shè)備，包括：

多個(gè)器件，該多個(gè)器件耦合到輸入電源軌和輸出電源軌；

第一電路，該第一電路耦合到所述多個(gè)器件，其中，所述第一電路用于根據(jù)控制來(lái)導(dǎo)通或關(guān)斷所述多個(gè)器件中的一個(gè)或多個(gè)器件；以及

第二電路，該第二電路耦合到所述第一電路，其中，所述第二電路包括：振蕩器，該振蕩器耦合到所述輸出電源軌，并且其中，所述振蕩器用于生成時(shí)鐘，該時(shí)鐘用于生成所述控制。

12.如權(quán)利要求11所述的設(shè)備，其中，所述第二電路包括計(jì)數(shù)器，用于確定所述時(shí)鐘的頻率。

13.如權(quán)利要求12所述的設(shè)備，其中，所述時(shí)鐘是第一時(shí)鐘，其中，所述第二電路包括時(shí)鐘同步器，用于使所述第一時(shí)鐘與第二時(shí)鐘同步并生成第三時(shí)鐘，并且其中所述計(jì)數(shù)器用于經(jīng)由所述第三時(shí)鐘確定所述第一時(shí)鐘的頻率，并且其中所述計(jì)數(shù)器用于接收所述第二時(shí)鐘。