[發明專利]粘著性膜及電子裝置的制造方法

在審

• 申請號: 201980022942.0
• 申請日: 2019-03-19
• 公開（公告）號: CN111971358A
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 五十嵐康二;木下仁;栗原宏嘉;三浦徹
• 申請（專利權）人: 三井化學東賽璐株式會社
• 主分類號: C09J7/38
• 分類號: C09J7/38;C09J11/00;C09J133/00;C09J201/00;H01L21/56
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 陳彥;郭玫

本發明的粘著性膜(50)具備：基材層(10)、設置于基材層(10)的第1面(10A)側的粘著性樹脂層(A)、以及設置于基材層(10)的第2面(10B)側且通過外部刺激而粘著力降低的粘著性樹脂層(B)，將粘著性樹脂層(B)側粘貼于不銹鋼板，接著，在粘著性樹脂層(A)側載置載玻片并使其密合后，在130℃進行30分鐘的加熱處理，接著，在真空烘箱內，在125℃，以排氣速度120L/分鐘的速度將上述真空烘箱內進行減壓時，在上述真空烘箱內的壓力達到100Pa之前觀察不到粘著性膜(50)從上述不銹鋼板的浮起。

技術領域

本發明涉及粘著性膜及電子裝置的制造方法。

背景技術

作為能夠謀求電子裝置(例如，半導體裝置)的小型化、輕量化的技術，開發了扇出型WLP(晶片級封裝)。

在作為扇出型WLP的制作方法之一的eWLB(嵌入式晶片級球柵陣列封裝(EmbeddedWafer Level Ball Grid Array))中，采取如下方法：在粘貼于支撐基板的粘著性膜上，將半導體芯片等多個電子部件以分開的狀態進行臨時固定，利用密封材將多個電子部件一并密封。這里，在密封工序等中需要使粘著性膜粘固于電子部件和支撐基板，密封后需要將粘著性膜與支撐基板一起從被密封的電子部件除去。

作為與這樣的扇出型WLP的制造方法相關的技術，可舉出例如，專利文獻1(日本特開2011-134811號)所記載的技術。

專利文獻1中記載了一種半導體裝置制造用耐熱性粘著片，其特征在于，是在將無基板半導體芯片進行樹脂密封時，進行貼附來使用的半導體裝置制造用耐熱性粘著片，上述耐熱性粘著片具有基材層和粘著劑層，該粘著劑層是如下的層，即，貼合后的對于SUS304的粘著力為0.5N/20mm以上，通過至樹脂密封工序結束時為止所受到的刺激而進行固化，從而對于封裝的剝離力成為2.0N/20mm以下的層。

現有技術文獻

專利文獻

專利文獻1：日本特開2011-134811號公報

發明內容

發明所要解決的課題

根據本發明人等的研究，明確了在粘著性膜上配置電子部件，利用密封材將電子部件進行密封時，有時電子部件的位置會錯位(以下，也稱為電子部件的位置錯位。)。

本發明是鑒于上述情況而提出的，其提供能夠抑制密封工序中的電子部件的位置錯位的粘著性膜。

用于解決課題的方法

本發明人等為了實現上述課題而反復進行了深入研究。其結果發現：對于具備基材層、設置于上述基材層的第1面側的粘著性樹脂層(A)、以及設置于上述基材層的第2面側且通過外部刺激而粘著力降低的粘著性樹脂層(B)的粘著性膜而言，由特定的方法測定得到的、有無真空下的粘著性膜的浮起這樣的標準，作為用于抑制密封工序中的電子部件位置錯位的粘著性膜的設計指針是有效的，由此完成了本發明。

根據本發明，可提供以下所示的粘著性膜以及電子裝置的制造方法。

[1]

一種粘著性膜，其具備：

基材層，

設置于上述基材層的第1面側的粘著性樹脂層(A)、以及

設置于上述基材層的第2面側且通過外部刺激而粘著力降低的粘著性樹脂層(B)，

將上述粘著性樹脂層(B)側粘貼于不銹鋼板，接著，在上述粘著性樹脂層(A)側載置載玻片并使其密合后，在130℃進行30分鐘的加熱處理，接著，在真空烘箱內，在125℃，以排氣速度120L/分鐘的速度將上述真空烘箱內進行減壓時，在上述真空烘箱內的壓力達到100Pa之前觀察不到上述粘著性膜從上述不銹鋼板的浮起。