[發明專利]用于時鐘的負載循環失真校正的設備及方法

在審

• 申請號: 201980014308.2
• 申請日: 2019-02-04
• 公開（公告）號: CN111954905A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 李炫柳;金康永;J·D·波特
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;H03K5/156
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明揭示用于時鐘的負載循環失真校正的設備及方法。一種實例設備包含時鐘電路，其經配置以接收互補輸入時鐘及控制信號且響應于互補輸入時鐘而提供多相時鐘。所述時鐘電路進一步經配置以處于由所述控制信號控制的第一模式或第二模式中且經配置以提供在第一模式中具有比在第二模式中大的負載循環失真的所述多相時鐘。

背景技術

在許多電子系統中使用半導體存儲器來存儲可在稍后時間檢索的數據。隨著對更快速、具有更大數據容量且消耗更少功率的電子系統的需求增加，已不斷地開發可更快地進行存取、存儲更多數據且使用更少功率的半導體存儲器以滿足不斷變化的需求。部分開發包含創建用于控制及存取半導體存儲器的新規范，其中規范從一代到下一代的改變旨在改善電子系統中的存儲器的性能。

半導體存儲器一般來說通過向存儲器提供命令信號、地址信號、時鐘而控制。舉例來說，各種信號可由存儲器控制器提供。命令信號可控制半導體存儲器執行各種存儲器操作，舉例來說，用以從存儲器檢索數據的讀取操作，及用以將數據存儲到存儲器的寫入操作。可相對于相關聯命令被存儲器接收而借助已知時序在控制器與存儲器之間提供數據。已知時序通常通過延時信息而定義。延時信息可通過系統時鐘CK及CKF的時鐘循環的數目而定義。

在利用新開發的存儲器的情況下，舉例來說，可向存儲器提供用于對命令信號及地址信號進行定時的系統時鐘，且可向存儲器進一步提供用于對由存儲器提供的讀取數據進行定時且用于對提供到存儲器的寫入數據進行定時的數據時鐘。存儲器也可將用于對提供到控制器的數據進行定時的時鐘提供到控制器。

提供到存儲器的時鐘用于提供在操作期間控制各種電路的時序的內部時鐘。電路在操作期間的時序可是關鍵的，且時鐘的時序偏差可造成錯誤操作。時鐘的實例性時序偏差可為負載循環失真，即，與50％負載循環的偏差。

可使用負載循環校正電路來校正時鐘中的負載循環失真。然而，常規負載循環校正電路可為相對大的且在半導體裸片上需要相當大的面積，且另外，常規負載循環校正電路消耗比所期望的多的功率。因此，用于減少負載循環失真的替代電路可為可期望的。

發明內容

本發明揭示用于時鐘的負載循環失真校正的設備及方法。在本發明的方面中，一種實例性設備包含接收器電路，其經配置以響應于輸入時鐘而提供互補時鐘。所述接收器電路進一步經配置以提供在第一模式中具有第一高及低電壓幅度的所述互補時鐘且提供在第二模式中具有第二高及低電壓幅度的所述互補時鐘。所述實例性設備進一步包含分頻器電路，其經配置以響應于所述互補時鐘而提供多相時鐘。所述多相時鐘響應于所述第二模式中的所述互補時鐘，所述多相時鐘具有比響應于所述第一模式中的所述互補時鐘的所述多相時鐘小的負載循環失真。

在本發明的另一方面中，一種實例性設備包含時鐘電路，其經配置以接收互補輸入時鐘及控制信號。所述時鐘電路經配置以響應于互補輸入時鐘而提供多相時鐘。所述時鐘電路進一步經配置以處于由所述控制信號控制的第一模式或第二模式中且提供在第一模式中具有比在第二模式中大的負載循環失真的所述多相時鐘。所述實例性設備進一步包含輸入輸出電路，其經配置以接收所述多相時鐘且響應于所述多相時鐘而提供數據或接收數據。

在本發明的另一方面中，一種實例性方法包含響應于輸入時鐘而提供互補時鐘且響應于所述互補時鐘而提供多相時鐘。所述多相時鐘具有小于所述互補時鐘的時鐘頻率。所述互補時鐘針對第一模式具有第一電壓擺動且針對第二模式具有第二電壓擺動。所述第二電壓擺動小于所述第一電壓擺動。

附圖說明

圖1是根據本發明的實施例的設備的框圖。

圖2是根據本發明的實施例的時鐘電路的框圖。

圖3是根據本發明的實施例的接收器電路的示意圖。

圖4是根據本發明的實施例的時鐘分頻器電路的框圖。

圖5是根據本發明的實施例的D觸發器(DFF)電路的示意圖。