[實用新型]H橋短路保護電路

有效

• 申請號: 201922480475.6
• 申請日: 2019-12-31
• 公開（公告）號: CN211320918U
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 張南陽;蔣賽尖;馬輝
• 申請（專利權）人: 無錫思泰迪半導體有限公司
• 主分類號: H02H7/20
• 分類號: H02H7/20;H02H3/28;H03K5/24
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 張寧;楊辰

1.一種H橋短路保護電路，其包括比較器COMP1和比較器COMP，比較器COMP1的輸入端連接電阻R0一端、PMOS管PM2的漏端，PM2的源端連接VDD和PMOS管PM0的源端，PMOS管PM2的柵端和PMOS管PM0的柵端相連，PMOS管PM0的漏端連接NMOS管NM0的漏端、NMOS管NM2的漏端、電阻R0另一端，NMOS管NM2的柵端和NMOS管NM0的柵端相連，NMOS管NM0的源端連接電阻R1一端并接地，電阻R1另一端連接NMOS管NM2的源端和比較器COMP的輸入端，比較器COMP1的輸出端與比較器COMP的輸出端連接或門的輸出端，或門的輸出端為OUT端口，其特征在于，比較器COMP1包括PMOS管PM10、PMOS管PM1、PMOS管PM9、PMOS管PM3，所述PPMOS管PM10、PMOS管PM1、PMOS管PM9、PMOS管PM3的柵端分別為所述比較器COMP1的輸入端，所述PMOS管PM10的源端與所述PMOS管PM1的源端相連后連接所述PMOS管PM4的漏端，所述PMOS管PM9的源端與所述PMOS管PM3的源端相連后連接所述PMOS管PM5的漏端，所述PMOS管PM1的漏端與所述PMOS管PM9的漏端相連后連接PMOS管PM7的漏端、NMOS管NM1的漏端、NMOS管NM4的柵端，所述PMOS管PM10的漏端與所述PMOS管PM3的漏端相連后連接PMOS管PM6的漏端、NMOS管NM3的漏端和柵端、所述NMOS管NM1的柵端，所述NMOS管NM3的源端、NMOS管NM1的源端、NMOS管NM2的源端均接地，所述NMOS管NM2的漏端連接PMOS管PM8的漏端并為所述比較器COMP1的輸出端，所述PMOS管PM4、PMOS管PM5、PMOS管PM8的柵端相連，所述PMOS管PM4、PMOS管PM5、PMOS管PM6 、PMOS管PM7、PMOS管PM8的源端相連后連接VDD。