[實(shí)用新型]網(wǎng)絡(luò)報(bào)文記錄及分析裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201921880014.1
• 申請(qǐng)日: 2019-10-31
• 公開（公告）號(hào): CN210629520U
• 公開（公告）日: 2020-05-26
• 發(fā)明（設(shè)計(jì)）人: 余學(xué)華
• 申請(qǐng)（專利權(quán)）人: 深圳中科力聯(lián)科技有限公司
• 主分類號(hào): H04L12/24
• 分類號(hào): H04L12/24;H04L12/26;H04L29/06;G06F11/32
• 代理公司: 深圳市恒程創(chuàng)新知識(shí)產(chǎn)權(quán)代理有限公司 44542
• 代理人: 張小容

本實(shí)用新型提供一種網(wǎng)絡(luò)報(bào)文記錄及分析裝置，涉及通信裝置技術(shù)領(lǐng)域，將網(wǎng)絡(luò)報(bào)文記錄功能和錄波功能融合在一臺(tái)裝置上，并解決由于采用多核CPU+FPGA結(jié)構(gòu)，引起的數(shù)據(jù)處理時(shí)間延長(zhǎng)和數(shù)據(jù)出錯(cuò)率較高的問題。方法包括：包括多核CPU單元，多核CPU單元通過光纖直接連接含有GOOSE和SV信息的交換機(jī)；多核CPU單元包括至少4個(gè)的核心處理器，且核心處理器之間能夠進(jìn)行信息交互；多核CPU單元分別與FLASH閃存、時(shí)鐘芯片RTC、雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR及串口硬盤SATA連接；多核CPU單元通過RJ45接口與后臺(tái)監(jiān)控單元連接。

技術(shù)領(lǐng)域

本實(shí)用新型涉及通信裝置技術(shù)領(lǐng)域，尤其涉及一種網(wǎng)絡(luò)報(bào)文記錄及分析裝置。

背景技術(shù)

目前的網(wǎng)絡(luò)報(bào)文記錄及分析裝置若要完成的報(bào)文記錄和錄波功能，只能采用報(bào)文記錄儀和錄波器兩種裝置分別實(shí)現(xiàn)報(bào)文記錄和錄波功能。但由于兩種裝置在完成各自的功能時(shí)，在原始報(bào)文捕獲等其他方面存在了功能重疊，因此兩種裝置分別獨(dú)立進(jìn)行相同或相關(guān)的數(shù)據(jù)處理會(huì)導(dǎo)致數(shù)據(jù)處理的時(shí)間延長(zhǎng)，數(shù)據(jù)處理結(jié)果無法共享也會(huì)延長(zhǎng)數(shù)據(jù)處理的時(shí)間。

并且，現(xiàn)有技術(shù)在硬件結(jié)構(gòu)中也多采用多核CPU+FPGA結(jié)構(gòu)，還需外加壓縮卡對(duì)網(wǎng)絡(luò)報(bào)文分析包進(jìn)行壓縮傳輸，不僅增加了數(shù)據(jù)在傳輸過程中出錯(cuò)的可能性，還會(huì)增加生產(chǎn)成本。

實(shí)用新型內(nèi)容

本實(shí)用新型的主要目的是提供一種網(wǎng)絡(luò)報(bào)文記錄及分析裝置，旨在符合智能變電站各項(xiàng)功能要求的前提下，將網(wǎng)絡(luò)報(bào)文記錄功能和錄波功能融合在一臺(tái)裝置上，并解決由于采用多核CPU+FPGA結(jié)構(gòu)，引起的數(shù)據(jù)處理時(shí)間延長(zhǎng)和數(shù)據(jù)出錯(cuò)率較高的問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種網(wǎng)絡(luò)報(bào)文記錄及分析裝置，所述網(wǎng)絡(luò)報(bào)文記錄及分析裝置包括多核CPU單元、含有原始數(shù)據(jù)的交換機(jī)、FLASH閃存、時(shí)鐘芯片、串口硬盤及后臺(tái)監(jiān)控單元；

所述多核CPU單元分別與含有原始數(shù)據(jù)的交換機(jī)、FLASH閃存、時(shí)鐘芯片、串口硬盤及后臺(tái)監(jiān)控單元連接；

所述多核CPU單元包括至少4個(gè)的核心處理器，且核心處理器之間能夠進(jìn)行信息交互。

可選地，所述網(wǎng)絡(luò)報(bào)文記錄及分析裝置還包括調(diào)試口及開關(guān)量輸入輸出接口，所述多核CPU單元還分別與調(diào)試口和開關(guān)量輸入輸出接口連接。

可選地，所述網(wǎng)絡(luò)報(bào)文記錄及分析裝置還包括8個(gè)光模塊及4個(gè)RJ45接口，所述多核CPU單元還分別與8個(gè)光模塊和4個(gè)RJ45接口連接。

可選地，所述網(wǎng)絡(luò)報(bào)文記錄及分析裝置還包括對(duì)時(shí)接口，所述多核CPU單元還與對(duì)時(shí)接口連接。

可選地，所述網(wǎng)絡(luò)報(bào)文記錄及分析裝置還包括B碼對(duì)時(shí)解碼電路，所述多核CPU單元通過對(duì)時(shí)接口與B碼對(duì)時(shí)解碼電路單元連接。

可選地，所述多核CPU單元采用Cavium Octeon II CN6130 MIPS64 4核心處理器。

可選地，所述后臺(tái)監(jiān)控單元包括輸入裝置和輸出裝置，所述輸入裝置和輸出裝置分別與多核CPU單元連接。

可選地，所述輸入裝置為鍵盤和鼠標(biāo)；所述輸出裝置包括為顯示器。

本實(shí)用新型中的多核CPU單元通過多個(gè)獨(dú)立的核心處理器，分別獨(dú)立進(jìn)行網(wǎng)絡(luò)報(bào)文抓包、網(wǎng)絡(luò)報(bào)文分析及故障錄波等數(shù)據(jù)處理過程；多個(gè)獨(dú)立的核心處理器之間能夠直接將各個(gè)核心處理器處理的數(shù)據(jù)進(jìn)行，減少數(shù)據(jù)處理時(shí)間延長(zhǎng)和降低數(shù)據(jù)出錯(cuò)率。

本實(shí)用新型能夠在符合智能變電站各項(xiàng)功能要求的前提下將網(wǎng)絡(luò)報(bào)文記錄功能和錄波功能融合在一臺(tái)裝置上，實(shí)現(xiàn)了網(wǎng)絡(luò)報(bào)文記錄及分析裝置同時(shí)具備網(wǎng)絡(luò)報(bào)文記錄分析和故障錄波分析的功能。