[實用新型]一種占空比為25%的正交本振信號產生裝置

有效

• 申請號: 201921651029.0
• 申請日: 2019-09-29
• 公開（公告）號: CN210724717U
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 王日炎;莫培思;王明照;周伶俐;張芳芳
• 申請（專利權）人: 廣州潤芯信息技術有限公司
• 主分類號: H03K5/151
• 分類號: H03K5/151;H03K5/156
• 代理公司: 廣州市越秀區哲力專利商標事務所(普通合伙) 44288
• 代理人: 成嬋娟

1.一種占空比為25％的正交本振信號產生裝置，其特征在于，所述正交本振信號產生裝置包括第一D鎖存器、第二D鎖存器、差分時鐘輸入正端、差分時鐘輸入負端、I路本振信號輸出正端、I路本振信號輸出負端、Q路本振信號輸出正端和Q路本振信號輸出負端；

第一D鎖存器和第二D鎖存器均設有時鐘信號輸入端、數據輸入正端、數據輸入負端、數據輸出正端和數據輸出負端；

第一D鎖存器的時鐘信號輸入端與差分時鐘輸入正端連接，用于輸入第一差分時鐘輸入信號；第二D鎖存器的時鐘信號輸入端與差分時鐘輸入負端連接，用于輸入第二差分時鐘輸入信號；

第一D鎖存器的數據輸入負端與第二D鎖存器的數據輸出正端相連，作為Q路差分本振信號輸出正端，并輸出Q路第一本振信號；

第一D鎖存器的數據輸入正端與第二D鎖存器的數據輸出負端相連，作為Q路差分本振信號輸出負端，并輸出Q路第二本振信號；

第一D鎖存器的數據輸出正端與第二D鎖存器的數據輸入正端相連，作為I路差分本振信號輸出正端，并輸出I路第一本振信號；

第一D鎖存器的數據輸出負端與第二D鎖存器的數據輸入負端相連，作為I路差分本振信號輸出負端，并輸出I路第二本振信號。

2.根據權利要求1所述一種占空比為25％的正交本振信號產生裝置，其特征在于：第一D鎖存器和第二D鎖存器還包括可控開關控制端，第一D鎖存器的可控開關控制端用于輸入I路本振信號相位校準信號，第二D鎖存器的可控開關控制端用于輸入Q路本振信號相位校準信號；所述本振信號產生裝置通過改變I路本振信號相位校準信號和/或Q路本振信號相位校準信號，來改變第一D鎖存器和/或第二D鎖存器的可控開關的工作狀態，進而改變I路本振信號的相位和/或Q路本振信號的相位，實現IQ兩路本振信號的相位校準。

3.根據權利要求2所述一種占空比為25％的正交本振信號產生裝置，其特征在于：所述第一D鎖存器、第二D鎖存器均包括：差分輸入對管、鎖存對管、時鐘對管和可控開關；

所述差分對管包括第一NMOS管和第二NMOS管，鎖存對管包括第三NMOS管和第四NMOS管，時鐘對管包括第一PMOS管和第二PMOS管，可控開關包括第一可控開關和第二可控開關；

第一PMOS管的柵極、第二PMOS管的柵極作為時鐘信號輸入端，第一PMOS管的源極、第二PMOS管的源極連接至電源；第一PMOS管的漏極與第一可控開關的正端相連，第二PMOS管的漏極與第二可控開關的正端相連；

第一NMOS管的漏極、第三NMOS管的漏極、第四NMOS管的柵極均與第一可控開關的負端相連，作為數據輸出負端；第二NMOS管的漏極、第四NMOS管的漏極、第三NMOS管的柵極均與第二可控開關的負端相連，作為數據輸出正端；

第一NMOS管的源極、第二NMOS管的源極、第三NMOS管的源極、第四NMOS管的源極均接地；第一NMOS管的柵極作為數據輸入正端；第二NMOS管的柵極作為數據輸出負端；

第一可控開關和第二可控開關的控制端相連，作為可控開關控制端。

4.根據權利要求3所述一種占空比為25％的正交本振信號產生裝置，其特征在于：第一可控開關、第二可控開關均由N個PMOS管組成，其中，N1，并且N為自然數；每個可控開關的所有PMOS管的源極相連，作為對應可控開關的正端、所有PMOS管的漏極相連，作為對應可控開關的負端；第一可控開關的每個PMOS管的柵極、第二可控開關的每個PMOS管的柵極均相連并作為可控開關控制端，用于輸入本振信號相位校準信號。

5.根據權利要求4所述一種占空比為25％的正交本振信號產生裝置，其特征在于：在每個D鎖存器工作期間，每個可控開關的PMOS管至少有一個處于導通狀態。

6.根據權利要求3所述一種占空比為25％的正交本振信號產生裝置，其特征在于：所述第一PMOS管和第二PMOS管的設計參數相同，第一NMOS管和第二NMOS管的設計參數相同，第三NMOS管和第四NMOS管的設計參數相同。