[實用新型]反熔絲存儲單元

有效

• 申請號: 201920666502.6
• 申請日: 2019-05-10
• 公開（公告）號: CN209785928U
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 李雄
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L27/112;H01L21/768;H01L21/8246
• 代理公司: 31294 上海盈盛知識產權代理事務所(普通合伙)
• 代理人: 孫佳胤;高德志

一種反熔絲存儲單元包括：半導體襯底；位于所述半導體襯底中的有源區，所述有源區包括互連區和條狀區，所述條狀區位于互連區一側并與互連區連接；覆蓋所述有源區全部表面的柵介質層；位于所述柵介質層上的上電極層，所述上電極層完全覆蓋所述有源區表面上的柵介質層；貫穿所述上電極層和柵介質層且與所述互連區連接的第一接觸插塞；與所述上電極層連接的第二接觸插塞。本實用新型的反熔絲存儲單元的編程電壓降低。

技術領域

本實用新型涉及存儲器領域，尤其涉及一種熔絲存儲單元。

背景技術

反熔絲是一種非常重要的可編程互聯單元。基于反熔絲的半導體器件具有十分優越的性能，主要體現在以下幾個方面：(1)具有非易失性。通過編程電壓對反熔絲進行編程，編程后反熔絲由一種狀態轉變為另一種狀態，這種狀態的改變是不可逆的，并且改變后的編程狀態可以永久保存。(2)具有高可靠性。有研究表明反熔絲器件的可靠性比專用集成電路的可靠性還要高1個數量級。(3)具有百分百可測性。反熔絲在編程前后表現出兩種截然不同的電特性，使用測試電路可以實現大規模反熔絲陣列的全覆蓋測試。(4)體積小、速度快、功耗低。使用先進的半導體工藝加工手段可以將反熔絲做的極小，從而能有效降低反熔絲的自身寄生電容，另一方面，編程后反熔絲電阻可以小至幾十歐姆，因此反熔絲器件不僅速度快，而且功耗低。

反熔絲在未激活時是不導電的，而在激活(擊穿、金屬擴散、非晶硅變為多晶硅等)后變為導體，形成電連接，可以選擇性地允許原本電學隔離的兩個器件或芯片進行電學連接，且能提供用于進行邏輯操作的不同電阻值。

現有的反熔絲單元的基本結構為三明治結構，包括上下電極和位于上下電極間的反熔絲介質層。目前較為成熟的反熔絲結構主要包括：ONO(氧化硅-氮化硅-氧化硅)電熔絲、非晶硅反熔絲和柵氧化層反熔絲，其中，由于ONO電熔絲、非晶硅反熔絲的形成工藝與現有的CMOS工藝不兼容，因此最流行的反熔絲結構為柵氧化層反熔絲，利用襯底、柵氧化層和柵電極作為反熔絲的三明治結構。但現有的柵氧化層反熔絲的編程電壓仍較大。

實用新型內容

本實用新型所要解決的技術問題是怎樣降低現有的柵氧化層反熔絲的編程電壓。

本實用新型提供了一種反熔絲存儲單元，包括：

半導體襯底；

位于所述半導體襯底中的有源區，所述有源區包括互連區和條狀區，所述條狀區位于所述互連區一側并與互連區連接；

覆蓋所述有源區全部表面的柵介質層；

位于所述柵介質層上的上電極層，所述上電極層完全覆蓋所述有源區表面上的柵介質層；

貫穿所述上電極層和所述柵介質層且與所述互連區連接的第一接觸插塞；

與所述上電極層連接的第二接觸插塞。

可選的，所述有源區的形狀為長方形、正方形或不規則形狀，所述上電極層的形狀為長方形、正方形或不規則形狀。

可選的，所述上電極層的面積大于或等于有源區的面積。

可選的，所述上電極層和柵介質層中具有第一通孔，所述第一通孔底部暴露出互連區的表面，所述第一接觸插塞位于第一通孔中；所述互連區一側的所述上電極層上具有第二通孔，所述第二接觸插塞位于所述第二通孔中。

可選的，所述第一接觸插塞與所述上電極層之間具有絕緣層，所述絕緣層的上表面不低于所述上電極層的上表面，所述絕緣層底面接觸所述互連區。

可選的，所述絕緣層的導電性小于所述柵介質層的導電性。

可選的，在對所述反熔絲存儲單元進行編程時，在所述第一接觸插塞和所述第二接觸插塞上施加編程電壓，所述編程電壓使得所述柵介質層被擊穿。

與現有技術相比，本實用新型技術方案具有以下優點：