[發(fā)明專利]一種抑制采樣開關(guān)漏電流的方法及采樣開關(guān)在審
| 申請(qǐng)?zhí)枺?/td> | 201911421504.X | 申請(qǐng)日: | 2019-12-31 |
| 公開(公告)號(hào): | CN111049508A | 公開(公告)日: | 2020-04-21 |
| 發(fā)明(設(shè)計(jì))人: | 周述 | 申請(qǐng)(專利權(quán))人: | 湖南國(guó)科微電子股份有限公司 |
| 主分類號(hào): | H03K17/56 | 分類號(hào): | H03K17/56 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 劉奕 |
| 地址: | 410131 湖南省長(zhǎng)沙市*** | 國(guó)省代碼: | 湖南;43 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 抑制 采樣 開關(guān) 漏電 方法 | ||
本發(fā)明公開了一種抑制采樣開關(guān)漏電流的方法及采樣開關(guān),通過(guò)在采樣開關(guān)進(jìn)入采樣階段時(shí)控制第一MOS開關(guān)管和第二MOS開關(guān)管的柵漏電壓差保持不變,可以使開關(guān)管的導(dǎo)通電阻不隨輸入信號(hào)電壓的變化而變化;通過(guò)在采樣開關(guān)進(jìn)入保持階段時(shí)控制第二MOS開關(guān)管的漏極電壓保持為第一電源的電壓,可以使采樣開關(guān)的輸出信號(hào)的電壓不隨輸入信號(hào)電壓的變化而變化,與現(xiàn)有技術(shù)相比,抑制了采樣開關(guān)的漏電流,提高了采樣開關(guān)的可靠性。
技術(shù)領(lǐng)域
本發(fā)明涉及模擬集成電路技術(shù)領(lǐng)域,特別涉及一種抑制采樣開關(guān)漏電流的方法及采樣開關(guān)。
背景技術(shù)
近年來(lái),隨著模數(shù)轉(zhuǎn)換器性能指標(biāo)的進(jìn)一步提高,特別是隨著集成電路工藝技術(shù)的不斷發(fā)展,對(duì)高精度模數(shù)轉(zhuǎn)換器的研究也越來(lái)越深入。逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)是一種中高精度、低轉(zhuǎn)換速率的超低功耗模數(shù)轉(zhuǎn)換器,廣泛應(yīng)用在可穿戴設(shè)備和醫(yī)療器械等設(shè)備中。其中,采樣開關(guān)是SARADC中非常重要的模塊,采樣開關(guān)的性能很大程度上影響了SAR ADC的性能。
現(xiàn)有技術(shù)中,通過(guò)柵壓自舉技術(shù),可以使得采樣開關(guān)保持較高的線性度。但是隨著工藝的進(jìn)一步發(fā)展與進(jìn)步,很多電路都采用非常先進(jìn)的工藝如14nm、22nm等,這樣可以減小電路的面積,節(jié)約芯片的成本,降低電路的功耗。但是,先進(jìn)的工藝也存在一些問(wèn)題,其中一個(gè)就是采樣開關(guān)的源漏兩端的漏電問(wèn)題,漏電問(wèn)題會(huì)影響到采樣開關(guān)的性能。
發(fā)明內(nèi)容
為解決上述技術(shù)問(wèn)題,本發(fā)明提供一種抑制采樣開關(guān)漏電流的方法及采樣開關(guān),能夠抑制采樣開關(guān)的漏電流,提高采樣開關(guān)的可靠性。
本發(fā)明一方面提供一種采樣開關(guān),包括第一MOS開關(guān)管、第二MOS開關(guān)管、柵壓提升電路、柵壓泄放電路和漏壓保持電路;
所述第一MOS開關(guān)管的漏極連接輸入信號(hào),所述第一MOS開關(guān)管的源極連接所述第二MOS開關(guān)管的漏極,所述第一MOS開關(guān)管的柵極連接所述第二MOS開關(guān)管的的柵極,所述第二MOS開關(guān)管的源極連接輸出信號(hào);
所述柵壓提升電路分別連接所述第一MOS開關(guān)管的柵極、所述第二MOS開關(guān)管的柵極以及所述第一MOS開關(guān)管的漏極,用于在第一時(shí)鐘信號(hào)的控制下提升所述第一MOS開關(guān)管和所述第二MOS開關(guān)管的柵極電壓,控制所述第一MOS開關(guān)管和所述第二MOS開關(guān)管導(dǎo)通,并使得所述第一MOS開關(guān)管和所述第二MOS開關(guān)管在導(dǎo)通時(shí)的柵漏電壓差保持不變;
所述柵壓泄放電路分別連接所述第一MOS開關(guān)管的柵極和所述第二MOS開關(guān)管的柵極,用于在第二時(shí)鐘信號(hào)的控制下泄放所述第一MOS開關(guān)管和所述第二MOS開關(guān)管的柵極電壓,控制所述第一MOS開關(guān)管和所述第二MOS開關(guān)管斷開;其中,所述第二時(shí)鐘信號(hào)是所述第一時(shí)鐘信號(hào)的反相信號(hào);
所述漏壓保持電路分別連接第一電源和所述第二MOS開關(guān)管的漏極,用于在所述第二時(shí)鐘信號(hào)的控制下將所述第二MOS開關(guān)管的漏極電壓保持為所述第一電源的電壓。
優(yōu)選地,所述柵壓提升電路包括:
自舉電容、電容充電支路、電容放電支路和柵壓提升支路;
所述電容充電支路分別連接第二電源、所述第一MOS開關(guān)管的柵極、所述第二MOS開關(guān)管的柵極以及所述自舉電容的上極板,用于對(duì)所述自舉電容進(jìn)行充電;
所述電容放電支路分別連接所述自舉電容的下極板、所述第一MOS開關(guān)管的漏極以及接地,用于對(duì)所述自舉電容進(jìn)行放電;
所述柵壓提升支路分別連接所述第一MOS開關(guān)管的柵極、所述第二MOS開關(guān)管的柵極、所述第一MOS開關(guān)管的漏極以及所述柵壓泄放電路,還連接所述電容充電支路與所述自舉電容的上極板的連接節(jié)點(diǎn),用于利用所述自舉電容中存儲(chǔ)的總電荷不變的特性,在所述第一時(shí)鐘信號(hào)的控制下將所述第一MOS開關(guān)管和所述第二MOS開關(guān)管的柵極電壓提升為所述輸入信號(hào)的電壓和所述第二電源的電壓之和。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于湖南國(guó)科微電子股份有限公司,未經(jīng)湖南國(guó)科微電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911421504.X/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇:一種制備5-氯-2-戊酮的工藝方法
- 下一篇:一種材料艙外暴露裝置





