[發明專利]一種抑制采樣開關漏電流的方法及采樣開關

在審

• 申請號: 201911421504.X
• 申請日: 2019-12-31
• 公開（公告）號: CN111049508A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 周述
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: H03K17/56
• 分類號: H03K17/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 劉奕

1.一種采樣開關，其特征在于，包括第一MOS開關管、第二MOS開關管、柵壓提升電路、柵壓泄放電路和漏壓保持電路；

所述第一MOS開關管的漏極連接輸入信號，所述第一MOS開關管的源極連接所述第二MOS開關管的漏極，所述第一MOS開關管的柵極連接所述第二MOS開關管的的柵極，所述第二MOS開關管的源極連接輸出信號；

所述柵壓提升電路分別連接所述第一MOS開關管的柵極、所述第二MOS開關管的柵極以及所述第一MOS開關管的漏極，用于在第一時鐘信號的控制下提升所述第一MOS開關管和所述第二MOS開關管的柵極電壓，控制所述第一MOS開關管和所述第二MOS開關管導通，并使得所述第一MOS開關管和所述第二MOS開關管在導通時的柵漏電壓差保持不變；

所述柵壓泄放電路分別連接所述第一MOS開關管的柵極和所述第二MOS開關管的柵極，用于在第二時鐘信號的控制下泄放所述第一MOS開關管和所述第二MOS開關管的柵極電壓，控制所述第一MOS開關管和所述第二MOS開關管斷開；其中，所述第二時鐘信號是所述第一時鐘信號的反相信號；

所述漏壓保持電路分別連接第一電源和所述第二MOS開關管的漏極，用于在所述第二時鐘信號的控制下將所述第二MOS開關管的漏極電壓保持為所述第一電源的電壓。

2.根據權利要求1所述的采樣開關，其特征在于，所述柵壓提升電路包括：

自舉電容、電容充電支路、電容放電支路和柵壓提升支路；

所述電容充電支路分別連接第二電源、所述第一MOS開關管的柵極、所述第二MOS開關管的柵極以及所述自舉電容的上極板，用于對所述自舉電容進行充電；

所述電容放電支路分別連接所述自舉電容的下極板、所述第一MOS開關管的漏極以及接地，用于對所述自舉電容進行放電；

所述柵壓提升支路分別連接所述第一MOS開關管的柵極、所述第二MOS開關管的柵極、所述第一MOS開關管的漏極以及所述柵壓泄放電路，還連接所述電容充電支路與所述自舉電容的上極板的連接節點，用于利用所述自舉電容中存儲的總電荷不變的特性，在所述第一時鐘信號的控制下將所述第一MOS開關管和所述第二MOS開關管的柵極電壓提升為所述輸入信號的電壓和所述第二電源的電壓之和。

3.根據權利要求2所述的采樣開關，其特征在于，所述電容充電支路包括第一PMOS管，所述第一PMOS管的柵極連接所述第一MOS開關管的柵極和所述第二MOS開關管的柵極，所述第一PMOS管的源極連接所述第二電源，所述第一PMOS管的漏極連接所述自舉電容的上極板以及所述柵壓提升支路。

4.根據權利要求2所述的采樣開關，其特征在于，所述電容放電支路包括第一NMOS管，所述第一NMOS管的柵極接入所述第一時鐘信號，所述第一NMOS管的漏極連接所述自舉電容的下極板和所述柵壓提升支路，所述第一NMOS管的源極接地。

5.根據權利要求2所述的采樣開關，其特征在于，所述柵壓提升支路包括反相器、第二PMOS管、第二NMOS管和第三NMOS管，所述第二PMOS管的漏極連接至所述電容充電支路與所述自舉電容的上極板的連接節點，所述第二PMOS管的源極連接所述第一MOS開關管的柵極、所述第二MOS開關管的柵極、所述第二NMOS管的柵極、所述第三NMOS管的柵極以及所述柵壓泄放電路，所述第二PMOS管的柵極同時連接所述第三NMOS管的漏極和所述反相器的信號輸出端，所述第二NMOS管的漏極連接所述第三NMOS管的源極、所述自舉電容與所述電容放電支路的連接支點，所述第二NMOS管的源極連接所述第一MOS開關管的漏極，所述第二NMOS管的柵極連接所述第一MOS開關管的柵極、所述第二MOS開關管的柵極以及所述第三NMOS管的柵極，所述第三NMOS管的源極連接所述自舉電容與所述電容放電支路的連接節點，所述第三NMOS管的漏極連接所述反相器的信號輸出端，所述第三NMOS管的柵極連接所述第一MOS開關管的柵極和所述第二MOS開關管的柵極，所述反相器的信號輸入端接入所述第一時鐘信號，所述反相器還分別連接所述第二電源以及所述自舉電容與所述電容放電支路的連接節點。