[發(fā)明專利]基于FPGA開發(fā)板的Nor Flash芯片功耗測試裝置及方法

在審

• 申請?zhí)枺?/td>: 201911409072.0
• 申請日: 2019-12-31
• 公開（公告）號: CN111208349A
• 公開（公告）日: 2020-05-29
• 發(fā)明（設(shè)計）人: 張玉;黎永健
• 申請（專利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類號: G01R22/06
• 分類號: G01R22/06
• 代理公司: 深圳市特訊知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44653
• 代理人: 何明生

1.一種基于FPGA開發(fā)板的Nor Flash芯片功耗測試裝置，其特征在于，包括FPGA開發(fā)板、直流穩(wěn)壓電源及電流表；其中

FPGA開發(fā)板，用于提供Nor Flash芯片的測試工位，設(shè)置有控制單元，所述控制單元用于發(fā)送指令時序?qū)or Flash芯片進行測試以及提供時鐘信號；

直流穩(wěn)壓電源，用于Nor Flash芯片供電；

電流表，用于讀取Nor Flash芯片的電流；

Nor Flash芯片及直流穩(wěn)壓電源通過FPGA開發(fā)板的走線連接于FPGA開發(fā)板上，電流表在直流穩(wěn)壓電源與Nor Flash芯片斷路時與Nor Flash芯片串聯(lián)進行測試。

2.根據(jù)權(quán)利要求1所述的基于FPGA開發(fā)板的Nor Flash芯片功耗測試裝置，其特征在于，所述控制單元由FPGA開發(fā)板上的主控芯片模塊、晶振模塊、電源分配供給模塊、復位模塊及JTAG接口模塊組成，其中，主控芯片模塊用于向Nor Flash發(fā)送指令；JTAG接口模塊用于編譯下載含有指令時序信息的比特率文件；電源分配供給模塊用于FPGA開發(fā)板上的供電分配；晶振模塊提供FPGA開發(fā)板各模塊工作所需的頻率；復位模塊用于物理復位。

3.根據(jù)權(quán)利要求2所述的基于FPGA開發(fā)板的Nor Flash芯片功耗測試裝置，其特征在于，所述電流表的精度為10^-5mA。

4.根據(jù)權(quán)利要求3所述的基于FPGA開發(fā)板的Nor Flash芯片功耗測試裝置，其特征在于，所述主控芯片模塊為XC3S500E。

5.一種基于FPGA開發(fā)板的Nor Flash芯片功耗測試方法，其特征在于，包括步驟：

基于FPGA開發(fā)板編寫Verilog測試代碼，所述測試代碼為Nor Flash芯片待測工作模式的指令時序；

創(chuàng)建含有PLL分頻的ISE工程，配置Nor Flash芯片的頻率；

通過燒錄器將指令時序?qū)懭隢or Flash芯片，以使Nor Flash芯片獲得指令時序；

接入直流穩(wěn)壓電源，設(shè)定Nor Flash芯片的電壓；

串聯(lián)電流表至Nor Flash芯片的通路上，對FPGA開發(fā)板進行復位操作，穩(wěn)定后獲得NorFlash芯片的功耗。