[發明專利]數據發送方法、接收方法及裝置、處理器芯片、服務器

有效

• 申請號: 201911363022.3
• 申請日: 2019-12-25
• 公開（公告）號: CN111124997B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 劉義;黃維;馮雷
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 北京市廣友專利事務所有限責任公司 11237
• 代理人: 祁獻民

1.一種數據發送方法，其特征在于，所述方法包括：

在發送端數據寫時鐘到來時，將第一處理器核心要發送的數據包寫入第一緩存區，所述第一緩存區為先進先出緩存區；

在發送端鏈路讀時鐘到來時，從所述第一緩存區讀取所述數據包，并將所述數據包向第二處理器核心發送，其中，發送端數據寫時鐘的時鐘頻率高于發送端鏈路讀時鐘的時鐘頻率，所述第一處理器核心和所述第一緩存區位于第一晶粒，所述第二處理器核心位于第二晶粒；

所述方法還包括：

間隔預設時長生成虛擬包，并在所述發送端鏈路讀時鐘到來時，將所述虛擬包代替所述數據包向所述第二處理器核心發送，其中，所述虛擬包的數據內容包括預設字符或隨機數。

2.根據權利要求1所述的方法，其特征在于，所述間隔預設時長生成虛擬包，并在所述發送端鏈路讀時鐘到來時，將所述虛擬包代替所述數據包向所述第二處理器核心發送包括：

間隔預設時長，通過預先設置的虛擬包發生器生成虛擬包；

在所述發送端鏈路讀時鐘到來時，暫停從所述第一緩存區讀取所述數據包，而將所述虛擬包向所述第二處理器核心發送。

3.根據權利要求1所述的方法，其特征在于，所述間隔預設時長生成虛擬包，并在所述發送端鏈路讀時鐘到來時，將所述虛擬包代替所述數據包向所述第二處理器核心發送包括：

間隔預設時長，通過所述第一處理器核心生成所述虛擬包；

將所述虛擬包寫入所述第一緩存區，以從所述第一緩存區讀取所述虛擬包，并將所述虛擬包代替所述數據包向所述第二處理器核心發送。

4.根據權利要求1所述的方法，其特征在于，還包括：根據所述發送端鏈路讀時鐘的每個時鐘周期內向所述第二處理器核心發送的數據位寬，以及所述發送端數據寫時鐘的每個時鐘周期內寫入所述第一緩存區的數據包的數據位寬，動態調整所述預設時長。

5.根據權利要求1至4中任一項所述的方法，其特征在于，

所述將所述數據包向第二處理器核心發送包括：

為所述數據包生成校驗碼，并將所述數據包與所述校驗碼一起向所述第二處理器核心發送。

6.根據權利要求1所述的方法，其特征在于，所述方法還包括：

在接收端鏈路寫時鐘到來時，接收發送端發送的數據包，并將所述數據包寫入第二緩存區，所述第二緩存區為先進先出緩存區；

在接收端數據讀時鐘到來時，將所述數據包從所述第二緩存區讀入第二處理器核心，其中，所述第一處理器核心位于第一晶粒，所述第二處理器核心和所述第二緩存區位于第二晶粒，所述接收端數據讀時鐘的時鐘頻率與所述接收端鏈路寫時鐘的時鐘頻率不同；

所述數據包為事務數據包或虛擬數據包；

其中，所述在接收端鏈路寫時鐘到來時，接收發送端發送的數據包，并將所述數據包寫入第二緩存區，包括：

確定所述數據包是否為虛擬數據包，若所述數據包為虛擬數據包，則將所述虛擬數據包刪除，否則，將所述數據包寫入第二緩存區；其中，所述虛擬數據包由所述發送端間隔預設時長生成并代替所述事務數據包發送，所述虛擬數據包的數據內容包括預設字符或隨機數。

7.一種數據發送方法，其特征在于，包括：

在發送端數據寫時鐘到來時，將第一處理器核心要發送的數據包寫入第一緩存區，所述第一緩存區為先進先出緩存區；

在發送端鏈路讀時鐘到來時，若所述第一緩存區非空，則從所述第一緩存區讀取所述數據包，并將所述數據包向第二處理器核心發送；若所述第一緩存區為空，則通過預先設置的虛擬包發生器生成虛擬包，并將所述虛擬包代替所述數據包向所述第二處理器核心發送；

其中，所述發送端數據寫時鐘的時鐘頻率低于所述發送端鏈路讀時鐘的時鐘頻率，所述第一處理器核心和所述第一緩存區位于第一晶粒，所述第二處理器核心位于第二晶粒；

所述方法還包括：

間隔預設時長，通過預先設置的虛擬包發生器生成虛擬包，并在所述發送端鏈路讀時鐘到來時，將所述虛擬包代替所述數據包向所述第二處理器核心發送，其中，所述虛擬包的數據內容包括預設字符或隨機數。