[發明專利]半導體納米線的形成方法

有效

• 申請號: 201911360925.6
• 申請日: 2019-12-25
• 公開（公告）號: CN111128723B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 李艷麗;伍強;楊渝書
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/324
• 分類號: H01L21/324;H01L21/48;H01L29/12;B82Y30/00;B82Y40/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體納米線的形成方法，其特征在于，包括以下步驟：

步驟S1：提供一襯底，并在其上依次形成催化劑層、半導體層、第一硬掩模層和圖形化的第一導向自組裝，所述半導體層的材質包括無定型Si；

步驟S2：以圖形化的第一導向自組裝為掩模，刻蝕所述第一硬掩模層形成圖形化的第一硬掩模層，所述圖形化的第一硬掩模層具有第一溝槽，并在所述第一溝槽中填充材質不同于所述第一硬掩模層的第二硬掩模層；

步驟S3：在所述第一硬掩模層和所述第二硬掩模層上方依次形成第三硬掩模層和圖形化的第二導向自組裝，且所述第二導向自組裝的圖形和所述第一導向自組裝的圖形相互交疊，所述第三硬掩模層的材質不同于所述第一硬掩模層和所述第二硬掩模層；

步驟S4：以圖形化的第二導向自組裝為掩模，刻蝕所述第三硬掩模層，形成圖形化的第三硬掩模層，并以所述圖形化的第三硬掩模層為掩模刻蝕所述第二硬掩模層和所述第一硬掩模層，以再次圖形化所述第二硬掩模層和所述第一硬掩模層；

步驟S5：去除所述第三硬掩模層，并去除所述第二硬掩模層或第一硬掩模層，以形成掩模圖形層；

步驟S6：以所述掩模圖形層為掩模，刻蝕所述半導體層和所述催化劑層，以形成島狀結構；

步驟S7：對所述島狀結構進行退火，以使得所述島狀結構中的催化劑層能催化所述島狀結構中的半導體層形成納米線。

2.如權利要求1所述的半導體納米線的形成方法，其特征在于，在所述第一硬掩模層上形成所述圖形化的第一導向自組裝的步驟包括：

步驟S11：在所述第一硬掩模層上形成第一光刻膠層；

步驟S12：對所述第一光刻膠層進行光刻，以形成圖形化的第一光刻膠層，所述圖形化的第一光刻膠層具有第二溝槽；

步驟S13：在所述第二溝槽中填充第一嵌段共聚物，并使所述第一嵌段共聚物進行自組裝，以形成至少具有兩種結構的第一導向自組裝；

步驟S14：除去所述第一導向自組裝中的部分結構，以形成所述圖形化的第一導向自組裝。

3.如權利要求1所述的半導體納米線的形成方法，其特征在于，在所述第三硬掩模層上形成所述圖形化的第二導向自組裝的步驟包括：

步驟S31：在所述第三硬掩模層上形成第二光刻膠層；

步驟S32：對所述第二光刻膠層進行光刻，以形成圖形化的第二光刻膠層，所述圖形化的第二光刻膠層具有第三溝槽；

步驟S33：在所述第三溝槽中填充第二嵌段共聚物，并使所述第二嵌段共聚物進行自組裝，以形成至少具有兩種結構的第二導向自組裝；

步驟S34：除去所述第二導向自組裝中的部分結構，以形成所述圖形化的第二導向自組裝。

4.如權利要求1所述的半導體納米線的形成方法，其特征在于，所述圖形化的第一導向自組裝與所述圖形化的第二導向自組裝的圖形之間存在一定角度，所述角度的范圍為：0～90°且不為0°。

5.如權利要求2或3所述的半導體納米線的形成方法，其特征在于，形成所述圖形化的第一光刻膠層和所述圖形化的第二光刻膠層的機臺包括KrF、ArF或者I-line光刻機。

6.如權利要求1所述的半導體納米線的形成方法，其特征在于，在所述催化劑層上生長所述半導體層的過程中，通氮氣和/或惰性氣體，以防止氧化。

7.如權利要求1所述的半導體納米線的形成方法，其特征在于，在所述半導體層與所述第一硬掩模層之間還形成有停止層。

8.如權利要求1所述的半導體納米線的形成方法，其特征在于，所述島狀結構為周期性排列、尺寸均勻的結構。

9.如權利要求1所述的半導體納米線的形成方法，其特征在于，在步驟S7中，所述退火的溫度為1000℃～1200℃，所述退火過程在氮氣和/或惰性氣體環境下進行。

10.如權利要求1所述的半導體納米線的形成方法，其特征在于，所述催化劑層的材料為Au、Ni、Co、Ti、In和Fe其中的至少一種。