[發明專利]半導體結構及其形成方法

在審

• 申請號: 201911203694.8
• 申請日: 2019-11-29
• 公開（公告）號: CN111244027A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 黃柏瑜;林詩哲;王朝勛;趙高毅;王美勻;張峰瑜;林睿哲;高承遠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 韓旭;黃艷

本公開涉及半導體結構及其形成方法，提供了垂直內連線結構及其形成方法。可以通過用導電材料層部分填充穿過一個或多個介電層的第一開口來形成垂直內連線結構。于介電層中形成第二開口，使得在部分填充導電材料層后的第一開口的深度接近第二開口的深度。然后可以同時填充第一開口及第二開口的剩余部分。

技術領域

本發明實施例涉及半導體技術，特別涉及一種垂直內連線部件及其形成方法。

背景技術

半導體產業通過半導體技術的創新，不斷增加集成電路(ICs)中電子組件(例如晶體管、二極管、電阻器、及電容器)及內連線部件(例如接點、導孔、及導線)的密度，上述的創新例如多重圖案化以減少線條、空間、及孔洞的最小特征尺寸；三維晶體管(例如，鰭式場效晶體管(FinFET))及更高數量的內連線層。將半導體裝置微縮化至較小尺寸可增加主動電子組件的本征(intrinsic)速度及封裝密度。通過在設計主動元件方面取得的進步可以達到減少內連線層的特征尺寸，同時增加內連線部件的密度，來實現集成電路的更高性能及更大功能，同時通過創新的結構、材料、及制程技術來限制隨之而來的寄生電阻及電容的上升。

發明內容

一種形成半導體結構的方法，此方法包括：于基板上形成第一介電層；于第一介電層中形成第一導電部件，第一導電部件電性連接至第一導電區；形成第二介電層于第一介電層及第一導電部件之上；延伸穿過第一介電層及第二介電層形成第一開口，暴露第二導電區；于第一開口中形成第一導電材料；在第一開口中的第一導電材料之上形成第二導電材料；形成圖案化遮罩于第二介電層之上，圖案化遮罩覆蓋第一開口以及暴露垂直于第一導電部件之上的第二介電層的區域；使用圖案化遮罩作為遮罩，于第二介電層中形成第二開口，第二開口暴露第一導電部件的一部分；去除圖案化遮罩；以及于第一開口及第二開口中沉積第三導電材料，第三導電材料填充第一開口及第二開口。

一種形成半導體結構的方法，此方法包括：于基板上形成第一介電層；于第一介電層中形成第一導電部件；形成第二介電層于第一介電層及第一導電部件之上；延伸穿過第一介電層及第二介電層形成第一開口；沿著第一開口的底部沉積第一導電材料，于第一開口中的第二介電層的側壁沒有第一導電材料；形成第二導電材料于第一導電材料之上，其中在第一開口中的第二介電層的側壁的至少一部分沒有第二導電材料；形成圖案化遮罩于第二介電層之上，圖案化遮罩覆蓋第一開口以及暴露垂直于第一導電部件之上的第二介電層的區域；從圖案化遮罩暴露的區域去除第二介電層的一部分，去除第二介電層的部分形成第二開口，第二開口暴露第一導電部件的一部分；移除圖案化遮罩；以及沉積第三導電材料，第三導電材料填充第一開口及第二開口，其中第一導電部件以及于第二開口中的第三導電材料形成第一導電元件，其中第一導電材料、第二導電材料、以及于第一開口中的第三導電材料形成第二導電元件。

一種半導體結構，包括：第一介電層，于基板上；第二介電層，于第一介電層之上；第一導電元件，延伸穿過第一介電層及第二介電層，第一導電元件包括：第一導電部件，于第一介電層中，連接至第一電極；以及第一導電部件，于第一介電層中，連接至第一電極；以及第二導電元件，延伸穿過第一介電層及第二介電層，第二導電元件包括：下導電層，連接至第二電極；以及中間導電層，于下導電層之上；以及上導電層，于第二介電層中，其中中間導電層介于上導電層及下導電層之間，其中于第二導電元件的上導電層中的導電材料與第一導電元件的第二導電部件為相同材料，其中上導電層、第二導電部件、以及第二介電層的上表面是平面的。

附圖說明

以下將配合說明書附圖詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特征。

圖1至圖9是根據本發明的一些實施例，示出半導體裝置制造的各種中間階段，其接點將柵極電極連接至導線的剖面示意圖。

附圖標記說明：

11～接觸蝕刻停止層