[發明專利]像素驅動電路和顯示設備

在審

• 申請號: 201911194002.8
• 申請日: 2019-11-28
• 公開（公告）號: CN112863415A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 何宗澤;陳秀云;肖聘;張宇;張葉浩;張帥;黃亞東
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 王茹

1.一種像素驅動電路，應用于顯示設備，所述顯示設備包括第一端連接第一電壓線的像素單元，其特征在于，所述像素驅動電路包括：

數據寫入控制電路，和數據信號線連接；

數據存儲電路，通過所述數據寫入控制電路連接所述數據信號線，用于在所述數據寫入控制電路導通時，接收所述數據信號線傳輸的數據信號，并進行存儲；

第一發光控制電路，連接于所述數據存儲電路、所述第一電壓線和第二電壓線，且連接于所述像素單元的第二端，用于根據所述數據存儲電路存儲的數據信號，使所述像素單元的第二端連通至所述第二電壓線或所述第一電壓線，使所述像素單元工作于第一發光模式。

2.如權利要求1所述的像素驅動電路，其特征在于，所述第一發光控制電路包括第一開關電路和第二開關電路，所述第一開關電路分別連接所述數據存儲電路、所述第一電壓線以及所述像素單元的第二端；所述第二開關電路分別連接所述數據存儲電路、所述第二電壓線以及所述像素單元的第二端；

在所述數據存儲電路存儲的數據信號使所述第一開關電路導通時，所述像素單元的第二端連通至所述第一電壓線；

在所述數據存儲電路存儲的數據信號使所述第二開關電路導通時，所述像素單元的第二端連通至所述第二電壓線。

3.如權利要求2所述的像素驅動電路，其特征在于，所述第一開關電路包括第一晶體管，所述第一晶體管的柵極和所述數據存儲電路連接，所述第一晶體管的第一端和所述第一電壓線連接，所述第一晶體管的第二端和所述像素單元的第二端連接。

4.如權利要求2所述的像素驅動電路，其特征在于，所述第二開關電路包括第二晶體管，所述第二晶體管的柵極和所述數據存儲電路連接，所述第二晶體管的第一端和所述第二電壓線連接，所述第二晶體管的第二端和所述像素單元的第二端連接。

5.如權利要求1所述的像素驅動電路，其特征在于，所述數據寫入控制電路包括第三晶體管，所述第三晶體管的柵極連接第一控制信號線，所述第三晶體管的第一端連接所述數據存儲電路，所述第三晶體管的第二端連接所述數據信號線，所述第三晶體管在所述第一控制信號線輸出的第一控制信號控制下導通時，所述數據存儲電路和所述數據信號線連通。

6.如權利要求1所述的像素驅動電路，其特征在于，所述數據存儲電路包括第一存儲電路和第二存儲電路，所述第一存儲電路和所述第二存儲電路連接，所述第二存儲電路通過所述數據寫入控制電路連接所述數據信號線，所述第二存儲電路用于在所述數據寫入控制電路導通時，接收所述數據信號線傳輸的數據信號，并觸發所述第一存儲電路輸出控制信號到第二存儲電路，以對數據信號進行存儲。

7.如權利要求6所述的像素驅動電路，其特征在于，所述第一存儲電路包括第四晶體管和第五晶體管，所述第四晶體管的柵極和第一端連接所述第二存儲電路，所述第四晶體管的第二端接電源端，所述第五晶體管的柵極和第一端連接所述第二存儲電路，所述第五晶體管的第二端接地。

8.如權利要求6所述的像素驅動電路，其特征在于，所述第二存儲電路包括第六晶體管和第七晶體管，所述第六晶體管的柵極和所述第七晶體管的柵極分別通過所述數據寫入控制電路連接所述數據信號線，所述第六晶體管的第一端和所述第七晶體管的第一端連接所述第一存儲電路，所述第六晶體管的第二端接電源端，所述第七晶體管的第二端接地。

9.如權利要求1所述的像素驅動電路，其特征在于，所述像素驅動電路還包括第二發光控制電路，所述第二發光控制電路連接于所述數據信號線和所述像素單元的第二端之間，所述數據信號線和所述像素單元的第二端在所述第二發光控制電路控制下連通時，使所述像素單元工作于第二發光模式。