[發明專利]一種指令預取過濾方法

有效

• 申請號: 201911184479.8
• 申請日: 2019-11-27
• 公開（公告）號: CN110990062B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 王國澎
• 申請（專利權）人: 上海高性能集成電路設計中心
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F12/1027
• 代理公司: 上海泰能知識產權代理事務所(普通合伙) 31233
• 代理人: 宋纓;錢文斌

本發明涉及一種指令預取過濾方法，在指令緩存和下一級存儲系統之間設置指令預取過濾裝置，所述指令預取過濾裝置包括若干條目的過濾緩沖，其中，每個條目的過濾緩沖對應一個基本頁面，用于記錄并追蹤所述基本頁面中已裝入指令緩存的Cache行；每次指令流預取時直接查詢所述指令預取過濾裝置，以檢驗所預取的Cache行是否已經在指令緩存中，然后根據查詢結果決定是否向下一級存儲系統發出指令預取請求。本發明可以避免指令預取查詢與其他指令緩存相關操作爭用端口，提升指令緩存利用率，進而提升處理器性能。

技術領域

本發明涉及現代微處理器設計技術領域，特別是涉及一種指令預取過濾方法。

背景技術

現代高性能處理器中指令緩存是一種關鍵資源，取指流水線的設計主要圍繞指令緩存進行。為提高指令緩存利用率，減少取指查詢缺失，常采用指令預取技術將即將要用到的指令Cache行提前裝入到指令緩存中。發出預取請求前首先要確定預取的Cache行是否已經在指令緩存中，因此需要使用預取地址查詢指令緩存，若要預取的Cache行已被裝入則不用發出預取請求。

高性能處理器中指令緩存容量較大，常采用定制陣列實現，指令Tag和指令數據因作用不同而劃分為兩個陣列，但讀寫端口數均有限。由于取指查詢處于指令流水線關鍵路徑上，每個周期都需要取指查詢，而且高性能處理器通常要求指令數據的讀取在1個周期內完成，因此取指查詢常設置有專用端口，以保證取指查詢不被干擾或者打斷。除取指查詢之外，指令緩存還要能同時處理一致性請求、預取查詢、指令裝填(寫)、刷新等操作，這些操作相對取指查詢而言不頻繁，因此共用1個端口。為保證正常完成指令緩存的功能，預取查詢的處理優先級最低，因此當出現指令緩存端口沖突時，可能無法發出預取請求，從而無法充分利用預取提升指令緩存的命中率。

綜上所述，指令預取的處理受限于指令緩存的端口數，當和其他高優先級的請求沖突時不得不放棄預取。由于邏輯實現代價和物理實現開銷方面的考慮，為指令Cache增設端口的做法并不合算。

發明內容

本發明所要解決的技術問題是提供一種指令預取過濾方法，避免預取查詢與其他指令緩存操作爭用端口，提升指令緩存利用率，進而提升處理器性能。

本發明解決其技術問題所采用的技術方案是：提供一種指令預取過濾方法，在指令緩存和下一級存儲系統之間設置指令預取過濾裝置，所述指令預取過濾裝置包括若干條目的過濾緩沖，其中，每個條目的過濾緩沖對應一個基本頁面，用于記錄并追蹤所述基本頁面中已裝入指令緩存的Cache行；每次預取時直接查詢所述指令預取過濾裝置，以檢驗所預取的Cache行是否已經在指令緩存中，然后根據查詢結果決定是否向下一級存儲系統發出指令預取請求。

所述每個條目的過濾緩沖設置有效位、虛擬頁面基址、物理頁面基址、進程號和線程號；每個條目的過濾緩沖還設置Cache行有效位向量作為頁面中已裝入的Cache行的指示標記，基本頁面中的Cache行與有效位指示向量一一對應。

當觸發指令預取時，使用預取頁面基址查詢所述指令預取過濾裝置，若命中表示該頁面已被裝入，此時再用頁內偏移值查看Cache行有效位向量，若該Cache行已被裝入，不用發出預取，否則發出預取；若不命中，則該Cache行不在指令緩存中，發出預取；當預取發出時，根據之前的查詢結果更新所述指令預取過濾裝置的狀態，若命中則將命中條目對應偏移處的Cache行有效位置起，否則分配一個新的過濾緩沖條目并置起對應位置的Cache行有效位，表示該Cache行已被裝入。

在指令預取查詢不命中時，預取目標所在基本頁面尚未被裝入，若操作系統使用基本頁面，且所述指令預取過濾裝置緩沖深度和指令流TLB條目數相同時，利用指令預取過濾裝置的查詢結果進行指令流頁表預取；若操作系統使用大頁或者指令預取過濾緩沖深度小于指令流TLB條目數時，使用所述指令預取過濾裝置的預取查詢結果作為觸發指令流頁表條目預取的條件。