[發明專利]半導體結構的制造方法及計算機可讀取存儲媒體

在審

• 申請號: 201911182275.0
• 申請日: 2019-11-27
• 公開（公告）號: CN112864042A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 粘群;張廣興;吳志強
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及半導體結構的制造方法及計算機可讀取存儲媒體。本揭示涉及一種半導體結構的制造方法。制造方法包含以下操作。取得半導體結構的預設工藝參數。將半導體結構分為多個單元。將第一參數分配給所述單元的一部分，以及將第二參數分配給所述單元的另一部分。分別取得第一模擬事件及第二模擬事件。進行工藝模擬，工藝模擬是針對具有第一參數的所述單元，進行第一模擬事件，以及針對具有第二參數的所述單元，進行第二模擬事件。依據模擬結果，調整預設工藝參數。進行半導體結構的工藝。

技術領域

本揭示涉及一種制造方法，特別涉及一種半導體結構的制造方法及計算機可讀取存儲媒體。

背景技術

晶片制造廠可使用多個處理操作(operation)制造或完成半導體晶片。所述處理操作與相關制造工具可涉及沉積、拋光、研磨、熱氧化、擴散、離子布植、外延、蝕刻及光刻等技術。在各操作中，可能使用測量工具以監控產品(如半導體晶片)的質量及合格率。

發明內容

本揭示的實施例揭示一種半導體結構的制造方法，包含：取得半導體結構的預設工藝參數；將所述半導體結構分為多個單元；將第一參數分配給所述單元的一部分，以及將第二參數分配給所述單元的另一部分；分別取得第一模擬事件及第二模擬事件；進行工藝模擬，所述工藝模擬是針對具有所述第一參數的所述單元，進行所述第一模擬事件，以及針對具有所述第二參數的所述單元，進行所述第二模擬事件；依據模擬結果，調整預設工藝參數；及進行半導體結構的工藝。

本揭示的另一實施例揭示一種半導體結構的制造方法，包含：依據預設工藝參數，進行所述半導體結構的工藝；取得工藝參數；將所述半導體結構分為多個單元；將第一參數分配給所述單元的一部分，以及將第二參數分配給所述單元的另一部分；根據所述工藝參數，分別取得第一模擬事件及第二模擬事件；進行工藝模擬，所述工藝模擬是針對具有所述第一參數的所述單元，進行所述第一模擬事件，以及針對具有所述第二參數的所述單元，進行所述第二模擬事件；取得模擬結果；及依據所述模擬結果，調整所述預設工藝參數。

本揭示的另一實施例揭示一種計算機可讀取存儲媒體，存儲至少一程序，當計算機加載所述程序并執行后，可完成一種半導體工藝的模擬方法，所述模擬方法包含：取得半導體結構的預設工藝參數；將所述半導體結構分為多個單元；將第一參數分配給所述單元的一部分，以及將第二參數分配給所述單元的另一部分；根據所述預設工藝參數，分別取得第一模擬事件及第二模擬事件；進行工藝模擬，所述工藝模擬是針對具有所述第一參數的所述單元，進行所述第一模擬事件，以及針對具有所述第二參數的所述單元，進行所述第二模擬事件；及取得模擬結果。

附圖說明

在結合附圖閱讀時，從以下具體實施方式最佳理解本揭示的方面。應注意，根據產業中的標準實踐，各種構件未按比例繪制。事實上，為清楚論述，各個構件的尺寸可任意增大或減小。

圖1為說明在根據本揭示的一些實施例中的半導體結構的制造方法的流程圖。

圖2A為說明在一些實施例中的根據本揭示的半導體結構的某個階段的俯視圖。

圖2B為圖2A所示在虛線方框中的半導體結構沿A-A直線的剖面示意圖。

圖3為說明在一些實施例中的根據本揭示的半導體結構的如圖2B的反應表面的俯視示意圖。

圖4為說明在一些實施例中的根據本揭示的半導體結構的如圖3的反應表面的俯視示意圖。

圖5為說明在一些實施例中的根據本揭示的半導體結構的某個階段沿如圖2A的A-A直線的剖面示意圖。

圖6為說明在根據本揭示的另一些實施例中的半導體結構的制造方法的流程圖。

具體實施方式