[發明專利]晶圓封裝元件

有效

• 申請號: 201911170992.1
• 申請日: 2019-11-26
• 公開（公告）號: CN112670259B
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 楊吳德;尤俊煌
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/49
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 浦彩華;姚開麗

本發明公開了一種晶圓封裝元件，包括基板、第一晶圓、第一導電層、第一接線以及第二接線。基板包括第一上表面以及配置于第一上表面的第一接墊。第一晶圓配置在第一上表面，且第一晶圓包括第二上表面以及配置在第二上表面的第二接墊。第一導電層配置在第二上表面。第一接線連接第一接墊以及第一導電層的一側，第二接線連接第二接墊以及第一導電層的另一側。每個第一接線和每個第二接線連接各自第一導電層的相反側。第一導電層使晶圓封裝元件具有較佳的電性連接。

技術領域

本發明有關于一種晶圓封裝元件，特別是有關于一種加強連接方式的晶圓封裝元件。

背景技術

集成電路(Integrated circuit)是一組設置在通常是硅的半導體材料晶圓的電子電路。將大量的微型金屬氧化物半導體(metal oxide semiconductor,MOS)晶體管整合至一個微小晶圓，可以使電路的尺寸比獨立設置的電子元件尺寸小、快且便宜。然而，由于晶圓需要更小且更快的元件，對于電流的要求也隨之提高。當晶圓的細小金屬線以大電流傳輸信號時，會導致不希望的信號失真(distortion)以及IR壓降(IR drop)，并在晶圓的接地線路和電源線路所傳遞的信號造成更多噪聲。

發明內容

本發明的目的在于提供一種晶圓封裝元件，其第一導電層使晶圓封裝元件具有較佳的電性連接。

本發明實施例所提出的晶圓封裝元件包括基板、第一晶圓、第一導電層、多個第一接線以及多個第二接線。基板，包括第一上表面以及多個配置于第一上表面的第一接墊。第一晶圓配置于第一上表面，且第一晶圓包括第二上表面以及多個配置于第二上表面的第二接墊。第一導電層配置于第二上表面。這些第一接線連接這些第一接墊至第一導電層。這些第二接線連接這些第二接墊至第一導電層。每個第一接線和每個第二接線各自連接第一導電層的相對兩側。

在本發明的一實施例中，上述的晶圓封裝元件還包括多個第三接線。這些第三接線連接這些第一接墊和這些第二接墊，且這些第三接線繞過第一導電層。

在本發明的一實施例中，上述的第一導電層在第二上表面的投影區域與這些第一接線在第二上表面的投影區域重疊。

在本發明的一實施例中，上述的部分這些第三接線位于第一導電層以及第二上表面之間。

在本發明的一實施例中，上述的這些第三接線位于第一導電層上，且第一導電層配置于第三接線以及第二上表面之間。

在本發明的一實施例中，上述的晶圓封裝元件還包括粘接層。粘接層配置在第一導電層以及這些第三接線之間，且粘接層形成第一導電層以及這些第三接線之間的絕緣。

在本發明的一實施例中，上述的晶圓封裝元件，還包括多個重新布線層(redistribution layer,RDL)。這些重新布線層配置于第二上表面，且每個重新布線層連接這些第三接線的其中之一至這些第二接墊的其中之一。

在本發明的一實施例中，上述的這些第一接墊接地，且這些第二接墊為第一晶圓的接地接墊。

在本發明的一實施例中，上述的這些第一接墊連接至供應電源，且這些第二接墊為第一晶圓的電源接墊。

在本發明的一實施例中，上述的這些第二接墊沿著第二上表面的中間線配置。

在本發明的一實施例中，上述的第一晶圓包括多個配置于第二上表面的第四接墊。晶圓封裝元件包括多個第三接墊、第二導電層、多個第四接線以及多個第五接線。這些第三接墊配置于第一上表面。第二導電層配置于第二上表面。這些第四接線連接第二導電層至這些第三接墊。這些第五接線連接第二導電層至這些第四接墊。每個第四接線以及每個第五接線各自連接第二導電層的相對兩側。

在本發明的一實施例中，上述的晶圓封裝元件還包括多個第六接線。這些第六接線連接這些第三接墊以及這些第四接墊，且這些第六接墊繞過第二導電層。