[發明專利]精密匹配電阻陣列及其校準方法

有效

• 申請號: 201911137070.0
• 申請日: 2019-11-19
• 公開（公告）號: CN110837016B
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 吳建剛
• 申請（專利權）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00;H01C13/00;H01C13/02
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 周仁青

本發明揭示了一種精密匹配電阻陣列及其校準方法，所述方法包括：S1、通過第一控制元件和/或第二控制元件對可調電阻進行校準，使增益精度達到增益閾值和/或匹配精度達到匹配閾值；S2、控制固定電阻周邊的相對電場場強，使固定電阻的電壓線性度達到線性度閾值。本發明的電阻陣列由多個獨立電阻組成，能夠集成于一個芯片內，具有較高的集成度；電阻陣列具有高增益精度、高匹配精度及高線性度的優點。

技術領域

本發明屬于電路技術領域，具體涉及一種精密匹配電阻陣列及其校準方法。

背景技術

集成電路設計中需要用到電阻陣列，現有技術中的電阻陣列通常為分立式，分立電阻由多個獨立電阻組成，分立電阻實現增益精度約為0.1％，匹配度約為0.1％，隨著集成電路的發展，對器件的集成度、增益精度、和匹配度等具有較高的要求，如增益精度和匹配度需達到0.001％，現有技術中分立電阻則無法滿足上述要求。

因此，針對上述技術問題，有必要提供一種精密匹配電阻陣列及其校準方法。

發明內容

本發明的目的在于提供一種精密匹配電阻陣列及其校準方法，以實現電阻陣列的高增益精度、高匹配精度及高線性度。

為了實現上述目的，本發明一實施例提供的技術方案如下：

一種精密匹配電阻陣列，所述電阻陣列包括串聯于輸入端和輸出端之間的固定電阻和可調電阻，所述固定電阻包括若干串聯設置的電阻對，可調電阻包括串聯設置的串聯單元和并聯單元，所述串聯單元包括若干串聯設置的第一電阻、及分別與第一電阻并聯設置的第一控制元件，所述并聯單元包括若干并聯設置的第二電阻、及分別與第二電阻串聯設置的第二控制元件，所述可調電阻的阻值通過第一控制元件和/或第二控制元件進行調節。

一實施例中，所述電阻對包括串聯設置的第三電阻及第四電阻。

一實施例中，所述第一控制元件和/第二控制元件為短路開關。

一實施例中，所述第一電阻、第二電阻、第三電阻及第四電阻為poly電阻或薄膜電阻。

一實施例中，所述電阻陣列包括串聯于第一輸入端和第一輸出端之間的第一固定電阻和第一可調電阻、及串聯于第二輸入端和第二輸出端之間的第二固定電阻和第二可調電阻。

本發明另一實施例提供的技術方案如下：

一種精密匹配電阻陣列的校準方法，所述方法包括：

S1、通過第一控制元件和/或第二控制元件對可調電阻進行校準，使增益精度達到增益閾值和/或匹配精度達到匹配閾值；

S2、控制固定電阻周邊的相對電場場強，使固定電阻的電壓線性度達到線性度閾值。

一實施例中，所述步驟S1包括：

S11、通過第一可調電阻中的第一控制元件和/或第二控制元件對第一可調電阻進行校準，使得第一固定電阻與第一可調電阻達到第一增益閾值和/或第一匹配閾值；

S12、通過第二可調電阻中的第一控制元件和/或第二控制元件對第二可調電阻進行校準，使得第二固定電阻與第二可調電阻達到第二增益閾值和/或第二匹配閾值，且，第一可調電阻和第二可調電阻整體達到第三匹配閾值。

一實施例中，所述步驟S1中，通過第一控制元件和/或第二控制元件對可調電阻進行校準具體為：

控制可調電阻中第一控制元件的短路或開路狀態，對可調電阻中串聯單元的阻值進行校準；

控制可調電阻中第二控制元件的短路或開路狀態，對可調電阻中并聯單元的阻值進行校準。

一實施例中，所述第二增益閾值小于第一增益閾值，第二匹配閾值小于第一匹配閾值，且第三匹配閾值小于第一匹配閾值。