[發明專利]一種MOSFET的測試方法在審

申請號：	201911116747.2	申請日：	2019-11-15
公開（公告）號：	CN110824326A	公開（公告）日：	2020-02-21
發明（設計）人：	陳輝;包智杰;張秀晨	申請（專利權）人：	南京宏泰半導體科技有限公司
主分類號：	G01R31/26	分類號：	G01R31/26
代理公司：	北京挺立專利事務所(普通合伙) 11265	代理人：	石磊
地址：	211800 江蘇省南京市浦口區江浦街道浦***	國省代碼：	江蘇;32
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種 mosfet 測試方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明提出一種MOSFET的測試方案，包括如下步驟：基極、集電極和發射極接到矩陣盒的外圍接線不變，并通過Matrix項調整各引腳所需的源；調整Matrix通道，正常測試第一柵極與第一源極，第二柵極與第二源極之間的功能；將第一源極設為零電位，將第二源極當作第一漏極，設置電氣參數條件并對芯片進行功能參數測試并得到結果，通過將MOSFET的某一部分源極引腳作為另一部分的漏極引腳，避免了普通雙MOSFET芯片測試方案無法應用于此系列芯片的局面，本發明可以測試漏極引腳于內部短接且不予引出的產品并減少了測試時間，提高測試效率。

技術領域

本發明屬于集成電路半導體分立器件測試技術領域，尤其涉及一種 MOSFET測試方法。

背景技術

在目前市場中，MOSFET是一種很常見的芯片，有單MOSFET、雙MOSFET 等等，其封裝形式也多種多樣，常見雙MOSFET是將漏極引腳、柵極引腳和源極引腳封出進行相關的參數測試，隨著技術的逐步發展，有些芯片供應商出于節約成本和提高性能的角度考慮，改善了雙MOSFET的內部結構將芯片的漏級腳并不予封出，并改變了一些測試項和規范，使芯片同樣能夠達類似的功能，這時往常MOSFET的測試方案不能正常應用于此類芯片，現有的普通雙 MOSFET分立器件測試方案僅僅是將對應的MOSFET的漏極引腳、柵極引腳和源極引腳分別按照測試規范調用相應的測試程序，加上電壓電流參數進行功能測試，但是對于漏極引腳于內部短接且不予引出的MOSFET無法適用，且原理比較復雜，出現問題不容易排查，以及測試項目較多，芯片連通性較差，因此原理簡單便于排查，測試項目較少，芯片連通性好的MOSFET測試方法成了迫切的需要。

發明內容

本發明提出一種MOSFET測試方法，為解決現有測試方法原理比較復雜，出現問題不容易排查，且測試項目較多，芯片連通性較差，無法應用于漏極引腳內部短接的情況的問題，一種MOSFET測試方法，包括如下步驟：

基極、集電極和發射極接到矩陣盒的外圍接線不變，并通過Matrix項調整各引腳所需的源；

調整Matrix通道，正常測試第一柵極與第一源極，第二柵極與第二源極之間的功能；

將第一源極設為零電位，將第二源極當作第一漏極，設置電氣參數條件并利用測試臺對芯片進行功能參數測試并得到結果。

其中，所述矩陣盒的作用是對Matrix程序項進行芯片功能參數測試的調試。

其中，MOSFET的引腳包括柵極、漏極、源極。

其中，所述柵極、和源極在測試時有具體的電氣參數條件。

其中，所述測試機的引腳包括基極、集電極、發射極。

其中，所述外圍接線是指所述柵極對應所述基極，所述漏極對應所述集電極，所述源極對應所述發射極。

其中，本方法測量范圍包括測量漏極引腳未封出的雙MOSFET芯片和正常的MOSFET芯片。

其中，所述外圍接線不變是指測試機的電極接到矩陣盒的3轉8通道外圍接線不變。