[發明專利]超結器件

在審

• 申請號: 201911098268.2
• 申請日: 2019-11-12
• 公開（公告）號: CN112864244A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 曾大杰
• 申請（專利權）人: 南通尚陽通集成電路有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種超結器件，在電荷流動區中，超結器件至少包括第一原胞，第一原胞包括：位于第一導電類型柱的頂部區域中且和第二導電類型柱具有間距的第一溝道區。第一柵極結構覆蓋第一溝道區，源區形成于第一溝道區的表面，源區的頂部通過穿過層間膜的接觸孔連接到由正面金屬層組成的源極，第二導電類型柱的頂部未連接電極而在超結器件動態工作時呈浮置結構。本發明能增加器件的柵漏電容，能有效降低器件在應用電路中的電磁干擾以及有效降低器件在應用電路中帶來的電流和電壓的過沖。

技術領域

本發明涉及一種半導體集成電路器件結構，特別是涉及一種超結(superjunction)器件。

背景技術

超結器件如超結MOSFET是在現有VDMOS基礎上，通過在縱向的漂移區中插入橫向的P型柱，從而可以在不降低擊穿電壓的情況下，大幅提高漂移區的摻雜濃度。更重要的是，它跟現有VDMOS不同，它的比導通電阻還可以通過不斷降低P型柱之間的距離，來繼續降低。

因此超結MOSFET跟現有VDMOS相比，在相同導通電阻情況下，其芯片面積可以達到VDMOS的六分之一以下，其電容也被急劇降低。

這也給超結MOSFET替代VDMOS帶來了一定的難度。

這是因為：

MOSFET在開關過程中的dv/dt主要是取決于在米勒(miller)平臺對C_GD的充電和放電，其中C_GD表示柵漏電容，dv/dt表示漏極電壓隨時間的變化率。大致有這里I_G是驅動電路給柵極的電流。超結MOSFET因為P型柱在很低的電壓下對漂移區的完全耗盡，使得C_GD特別低，因此開關過程中的dv/dt特別高，使得開關過程中的過沖比較大，電磁干擾(Electromagnetic Interference，EMI)較大。這給超結MOSFET替代VDMOS帶來了困難。

發明內容

本發明所要解決的技術問題是提供一種超結器件，能增加器件的柵漏電容，能有效降低器件在應用電路中的電磁干擾以及有效降低器件在應用電路中帶來的電流和電壓的過沖。

為解決上述技術問題，本發明提供的超結器件的中間區域為電荷流動區，終端區環繞于所述電荷流動區的外周，過渡區位于所述電荷流動區和所述終端區之間。

電荷流動區包括由多個交替排列的第一導電類型柱和第二導電類型柱組成的超結結構；每一所述第一導電類型柱和其鄰近的所述第二導電類型柱組成一個超結單元。

在所述電荷流動區中，超結器件至少包括第一原胞，所述第一原胞包括：

第二導電類型的第一溝道區，所述第一溝道區位于所述第一導電類型柱的頂部區域中且和鄰近對應的所述第二導電類型柱具有間距。

第一柵極結構覆蓋所述第一溝道區。

在所述第一溝道區的表面形成有第一導電類型重摻雜的源區。

所述第一溝道區底部的所述第一導電類型柱作為漂移區的組成部分。

第一導電類型重摻雜的漏區形成于所述漂移區的底部。

被所述第一柵極結構所覆蓋的所述第一溝道區的表面用于形成連接所述源區和所述漂移區的溝道。

所述源區的頂部通過穿過層間膜的接觸孔連接到由正面金屬層組成的源極，所述源區頂部對應的接觸孔還和所述第一溝道區連接。

和所述第一溝道區具有間距的所述第二導電類型柱的頂部未連接電極而在所述超結器件動態工作時呈浮置結構，在呈浮置結構的所述第二導電類型柱和所述第一柵極結構相耦合從而增加柵漏電容。

在俯視面上，通過調節所述第一原胞的面積來調節所述柵漏電容，所述第一原胞的面積越大，所述柵漏電容越大。