[發明專利]基于SOC的多通道高精度大量程時間數字轉換器

在審

• 申請號: 201911086506.8
• 申請日: 2019-11-08
• 公開（公告）號: CN110703583A
• 公開（公告）日: 2020-01-17
• 發明（設計）人: 張孟翟;王華闖;劉博
• 申請（專利權）人: 中國科學院光電技術研究所
• 主分類號: G04F10/00
• 分類號: G04F10/00;G01S17/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種基于SOC的多通道高精度大量程時間數字轉換器，屬于高精度時間間隔測量領域，包括ARM處理器及FPGA芯片，在FPGA內包含延遲鏈模塊、編碼器模塊、查找表模塊、環形振蕩器模塊、頻率計數器模塊、粗計數模塊?；赟OC的多通道高精度大量程時間數字轉換器，即可以實現多通道高精度大量程計時又可以實時顯示測量數據，與傳統的高精度時間間隔測量相比，在實時性處理、實現更快的數據處理能力、提高時間數字轉換器的性能具有明顯的優勢?；赟OC的多通道高精度大量程時間數字轉換器極大地提高了計時精度，對激光雷達測距具有一定的實用價值，對開展相關技術研究，具有一定的參考價值。

技術領域

本發明涉及激光雷達測距技術領域，特別是一種多通道高精度大量程時間數字轉換器技術。

背景技術

時間數字轉換器(TDC)技術廣泛于激光雷達飛行時間測量，流量計，導航定位，醫學成像，高精度數字示波器等。時間數字轉換器的測量精度往往與這些領域的技術水平息息相關。迄今為止，有專用計時芯片和基于FPGA實現的TDC這兩種主流的TDC實現方法。專用芯片如TDC720x系列分辨率可達55ps，精度可達35ps，量程可達8ms，最多支持2通道；TDC-GPX2分辨率可達81ps,精度優于50ps，最多支持8通道。傳統意義上采用FPGA實現TDC測量原理是用直接計數法，低于1ns的測量分辨率需要用上GHz的高速時鐘計時。然而，由于帶寬的限制，這種方案對目前大多數的FPGA芯片不適用。2008年，美國費米實驗室的吳進遠提出的Wave Union A和Wave Union B的優化算法，在Cyclone II FPGA上驗證了單通道TDC精度可達25ps和10ps。2014年J.Torres等人采用carry4作為延遲單元，在Xilinx KC705 Kintex-7開發板上實現了24通道的TDC設計，RMS精度可達22.7ps，但峰峰值誤差超過200ps。相比于ASIC(專用集成電路)，采用FPGA實現的TDC量程大，研發成本低，研發周期短，高靈活性，可以做到多通道等優勢越來越成為TDC研究的熱點。脈沖高精度激光測距的精度與時間數字轉換器(TDC)的精度密切相關，許多場合需要多通道TDC，基于SOC的TDC可以有效降低系統設計復雜度提高測量效率。

發明內容

本發明是為了解決傳統激光測距難以實現多通道、高精度、大量程計時的難題，本發明提出了基于SOC的多通道高精度大量程時間數字轉換器。

本發明采用的技術方案為：基于SOC的多通道高精度大量程時間數字轉換器(TDC)，包括FPGA芯片、延遲鏈模塊、編碼器模塊、查找表模塊、環形振蕩器模塊、頻率計數器模塊、粗計數模塊、SPI模塊和ARM處理器，信號發生器周期性地發射多路待測脈沖，待測脈沖中具有固定的脈沖間隔，通過BNC轉SMA線進入FPGA芯片內；兩路待測信號進入延遲鏈模塊，由編碼器模塊將溫度計編碼轉為二進制編碼，通過查找表模塊找出對應的細計數，并結合由系統時鐘構成的粗計數模塊得到時間戳；TDC核由延遲鏈模塊、編碼器模塊、查找表模塊、環形振蕩器模塊、頻率計數器模塊、粗計數模塊，懸掛在Wishbone總線，SPI模塊也懸掛在wishbone總線下，最后ARM處理器通過判斷頻率計數器模塊的頻率變化，用SPI接口與FPGA中的SPI模塊進行交互通信，控制環形振蕩器模塊在線校準及實時打印多路時間戳數據。

進一步地，由系統時鐘組成的粗計數確保測距量程，延遲鏈確保測距分辨率，延遲鏈中的延遲單元MUXCY的分辨率可達25ps，采用查找表模塊進行碼密度測試時，需要由先環形振蕩器產生獨立于晶振及待測信號的校準信號，累計足夠多的校準信號，確保查找表中已覆蓋所有的延遲單元的延遲時間。當開始測量時，待測信號只需要找出查找表中對應的細計數，再結合整數倍的系統時鐘可得到時間戳信號。

進一步地，FPGA底層CLB資源豐富，采用延遲鏈作為細計時，可以實現多通道時間數字轉換器的設計。