[發明專利]一種基于憶阻器的神經元電路

有效

• 申請號: 201911062196.6
• 申請日: 2019-11-02
• 公開（公告）號: CN110991629B
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 薛曉勇;楊何勇;趙晨陽;姜婧雯;田豐實;章志元
• 申請（專利權）人: 復旦大學
• 主分類號: G06N3/065
• 分類號: G06N3/065;H03H11/46
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

1.一種基于憶阻器的神經元電路，其特征在于，包括積分重置電路、電阻比較電路和脈沖輸出電路；其中：

所述積分重置電路以外部電路的電流作為輸入；所述積分重置電路通過憶阻器的復位或置位操作來實現對輸入電流的積分；在積分過程中，憶阻器的阻值隨著流過的電流大小和持續時間單調變化；所述積分重置電路的輸出反映憶阻器實時阻值的監測電壓；

所述電阻比較電路以積分重置電路輸出的實時監測電壓作為輸入；所述電阻比較電路將實時監測電壓信號與參考電阻的電壓信號進行比較，并將電阻比較結果輸出給脈沖輸出電路；

所述脈沖輸出電路以電阻比較電路輸出的電阻比較結果作為輸入；如果實時監測電壓越過閾值，即越過參考電阻的電壓信號，所述脈沖輸出電路向外部電路輸出神經脈沖信號；所述脈沖輸出電路把反饋信號發送給積分重置電路，使積分重置電路的憶阻器阻值重置。

2.如權利要求1所述的基于憶阻器的神經元電路，其特征在于，所述積分重置電路由四個P溝道晶體管、兩個N溝道晶體管和憶阻器構成；其中：

第一個P溝道晶體管源極連接到電流輸入端與第二個P溝道晶體管源極，其柵極連接到漏極與第二個P溝道晶體管柵極，其漏極連接到第三個P溝道晶體管源極；

第二個P溝道晶體管漏極連接到電阻比較電路；

第三個P溝道晶體管柵極連接到第一個N溝道晶體管柵極，其漏極連接到第一個N溝道晶體管漏極；

第一個N溝道晶體管源極接地，其柵極連接到脈沖輸出電路，其漏極連接到電阻比較電路；

第二個N溝道晶體管源極接地，其柵極連接到第四個P溝道晶體管柵極，其漏極連接到第四個P溝道晶體管漏極；

第四個P溝道晶體管源極接高電平，其柵極連接到脈沖輸出電路；

憶阻器一端連接到第三個P溝道晶體管漏極，其另一端連接到第二個N溝道晶體管漏極；

所述第一個P溝道晶體管與所述第二個P溝道晶體管構成比例電流鏡。

3.如權利要求2所述的基于憶阻器的神經元電路，其特征在于，所述電阻比較電路由電壓比較器和參考電阻構成；

所述電壓比較器兩個輸入端分別連接到積分重置電路中的第二個P溝道晶體管漏極和第一個N溝道晶體管漏極，其輸出端連接到脈沖輸出電路；所述參考電阻一端接地，其另一端連接到電壓比較器輸入端。

4.如權利要求3所述的基于憶阻器的神經元電路，其特征在于：

所述電阻比較電路中，所述電壓比較器反相輸入端連接到積分重置電路中的第二個P溝道晶體管漏極，其同相輸入端連接到積分重置電路中的第一個N溝道晶體管漏極；

所述參考電阻一端連接到電壓比較器反相輸入端；

或者，

所述電阻比較電路中，所述電壓比較器同相輸入端連接到積分重置電路中的第二個P溝道晶體管漏極，其反相輸入端連接到積分重置電路中的第一個N溝道晶體管漏極；

所述參考電阻一端連接到電壓比較器同相輸入端。

5.如權利要求4所述的基于憶阻器的神經元電路，其特征在于，所述脈沖輸出電路由邊沿D觸發器、延時電路和反相器構成；其中：

所述邊沿D觸發器數據輸入端接高電平，其時鐘輸入端連接到電阻比較電路中電壓比較器輸出端，其復位端連接到積分重置電路中第一個N溝道晶體管柵極，其數據鎖存輸出端連接到延時電路輸入端；

所述延時電路輸出端輸出脈沖信號，并且連接到反相器輸入端與邊沿D觸發器復位端；

所述反相器輸出端連接到積分重置電路中第四個P溝道晶體管柵極；

所述延時電路用于調節輸出脈沖信號的寬度。