[發(fā)明專利]標準單元

在審

• 申請?zhí)枺?/td>: 201911059092.X
• 申請日: 2019-11-01
• 公開（公告）號: CN111146196A
• 公開（公告）日: 2020-05-12
• 發(fā)明（設計）人: 都楨湖
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;H01L29/10;H01L29/78;H03K19/20
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;趙莎

提供了標準單元。所述標準單元可以包括：具有第一導電類型的第一垂直場效應晶體管(VFET)、具有第二導電類型的第二VFET以及具有所述第一導電類型的第三VFET。所述第一VFET可以包括第一溝道區(qū)域，所述第一溝道區(qū)域從襯底突出，并且所述第一溝道區(qū)域具有第一長度。所述第二VFET可以包括第二溝道區(qū)域，所述第二溝道區(qū)域從所述襯底突出，并且所述第二溝道區(qū)域具有第二長度。所述第三VFET可以包括從所述襯底突出的第三溝道區(qū)域。所述第一溝道區(qū)域、所述第二溝道區(qū)域和所述第三溝道區(qū)域可以彼此間隔開，并且可以沿著一個方向順序地布置，所述第二長度可以大于所述第一長度的1.5倍。

相關申請的交叉引用

本申請要求于2018年11月5日在USPTO提交的美國臨時專利申請No.62/755,681的優(yōu)先權(quán)以及于2019年6月7日在USPTO提交的美國專利申請No.16/434,276的優(yōu)先權(quán)，所述專利申請通過整體引用包含于此。

技術領域

本公開總體上涉及電子領域，更具體地，涉及垂直場效應晶體管(VFET)器件。

背景技術

由于VFET器件的高擴展性，已經(jīng)對VFET器件進行研究。此外，VFET之間的互連可以比平面晶體管之間的互連更簡單。

發(fā)明內(nèi)容

根據(jù)本發(fā)明構(gòu)思的一些實施例，標準單元可以包括：具有第一導電類型的第一垂直場效應晶體管(VFET)、具有與所述第一導電類型不同的第二導電類型的第二VFET以及具有所述第一導電類型的第三VFET。所述第一VFET可以包括第一溝道區(qū)域，所述第一溝道區(qū)域在垂直于襯底的上表面的垂直方向上從所述襯底突出，并且所述第一溝道區(qū)域在垂直于所述垂直方向的第一水平方向上具有第一長度。所述第二VFET可以包括第二溝道區(qū)域，所述第二溝道區(qū)域在所述垂直方向上從所述襯底突出，并且所述第二溝道區(qū)域在所述第一水平方向上具有第二長度。所述第三VFET可以包括第三溝道區(qū)域，所述第三溝道區(qū)域在所述垂直方向上從所述襯底突出。所述第一溝道區(qū)域、所述第二溝道區(qū)域和所述第三溝道區(qū)域可以在所述第一水平方向上彼此間隔開，并且可以沿著所述第一水平方向順序地布置，所述第二長度可以大于所述第一長度的1.5倍。

根據(jù)本發(fā)明構(gòu)思的一些實施例，標準單元可以包括：第一垂直場效應晶體管(VFET)，所述第一VFET包括第一溝道區(qū)域，所述第一溝道區(qū)域在垂直于襯底的上表面的垂直方向上從所述襯底突出；第二VFET，所述第二VFET包括第二溝道區(qū)域，所述第二溝道區(qū)域在所述垂直方向上從所述襯底突出；以及第三VFET，所述第三VFET包括第三溝道區(qū)域，所述第三溝道區(qū)域在所述垂直方向上從所述襯底突出。所述第一溝道區(qū)域、所述第二溝道區(qū)域和所述第三溝道區(qū)域可以在垂直于所述垂直方向的第一水平方向上彼此間隔開，并且可以沿著所述第一水平方向順序地布置。所述標準單元還可以包括與所述第一VFET相鄰的第一單元邊界以及與所述第三VFET相鄰的第二單元邊界。所述第一單元邊界和所述第二單元邊界可以在所述第一水平方向上彼此間隔開。所述第二溝道區(qū)域可以包括在所述第一水平方向上與所述第一單元邊界和所述第二單元邊界均等距的部分。

根據(jù)本發(fā)明構(gòu)思的一些實施例，標準單元可以包括：第一垂直場效應晶體管(VFET)，所述第一VFET包括第一溝道區(qū)域，所述第一溝道區(qū)域在垂直于襯底的上表面的垂直方向上從所述襯底突出；第二VFET，所述第二VFET包括第二溝道區(qū)域，所述第二溝道區(qū)域在所述垂直方向上從所述襯底突出；以及第三VFET，所述第三VFET包括第三溝道區(qū)域，所述第三溝道區(qū)域在所述垂直方向上從所述襯底突出。所述第一溝道區(qū)域、所述第二溝道區(qū)域和所述第三溝道區(qū)域可以在垂直于所述垂直方向的第一水平方向上彼此間隔開，并且沿著所述第一水平方向順序地布置。所述標準單元還可以包括與所述第一VFET相鄰的第一底部接觸以及與所述第三VFET相鄰的第二底部接觸。所述第一底部接觸可以沿著第一單元邊界延伸并且可以電連接到所述第一VFET。所述第二底部接觸可以沿著第二單元邊界延伸并且可以電連接到所述第三VFET。所述第一單元邊界和所述第二單元邊界可以在所述第一水平方向上彼此間隔開。所述第一底部接觸和所述第二底部接觸可以被構(gòu)造為接收具有第一電壓的第一電源。