[發明專利]電路設計、測試和/或制造的更有效/有用的電子結構

在審

• 申請號: 201911042661.X
• 申請日: 2019-10-30
• 公開（公告）號: CN112818627A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 高晨;薛鈺麗;W·方;譚燁
• 申請（專利權）人: 美商新思科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/392
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 傅遠

電路設計、測試和/或制造的更有效/有用的電子結構。一種用于集成電路(IC)物理驗證的圖案匹配的新技術，該技術將錨點分為一組類別，并使用這些類別在目標布局中過濾錨點，從而實現完全準確的熱點檢測。

技術領域

本公開總體涉及電子設計自動化領域。

背景技術

集成電路驗證器(ICV)圖案匹配(pattern match)用于在布局驗證中從錯誤報告中查找工藝熱點或放棄良好圖案。在圖案匹配中，圖案錨點用于定位一個圖案。在當前技術中，角用于確保準確性。現有的ICV方法匹配每個角，因此效率低下。沒有一個好的方法來選擇具有最佳性能的最小所需錨點集。結果導致圖案匹配檢查耗時數天，并且在包括N14和更低尺寸的先進技術節點中消耗大于1T的內存來進行全芯片驗證。

發明內容

權利要求表示對在本公開中發現的創新、實施例和/或示例的一個或多個的簡要描述。

本發明內容并未試圖完全表示任何特定的創新、實施例或示例，因其可以在商業中使用。另外，本發明內容不旨在表示創新、實施例或示例的必要元件或者限制本公開的主題的范圍。

在本公開中發現的創新、實施例和/或示例不是包括所有的，而是描述主題的基本意義。因此，本發明內容的一個用途是作為稍后呈現的詳細描述的序言。

在主要的客戶案例中，我們的智能錨定建議可以有效地將運行時間減少到約1/2.8-1/7.6，將內存減少到約1-1/55。在這種新方法中，通過使用試探法來選擇角的子集，以過濾錨點，這將提高效率，因為其比現有的ICV方法匹配更少的錨點。而且保證了準確性。

這種新的智能錨定方法，首先基于對最近的IC技術節點的研究，將錨點分為9種類型；然后根據圖案庫為每種類型定義錨點參數；最后，定義一種啟發式方法，同時考慮錨點層、錨點類型、參數和目標布局特征，以決定為確保準確性和最佳性能而需要的最小錨點集。在14nm及以下的情況下，該功能顯示運行時間優化了至少3倍；并減少了內存使用量。在大規模的情形中，其將內存使用量從2T減少到36G。最重要的是，由于采用了智能錨定方法，ICV圖案匹配在7nm及以下的SRAM檢查中顯示出非常好的性能。

附圖說明

以下具體實施方式、附圖、附加的額外的圖和所附權利要求表示所要求保護的發明的創新、實施例和/或示例的性質和優點。所有附圖僅出于說明的目的表示所要求保護的發明的創新、實施例和/或示例，并且不限制所要求保護的發明的范圍。這些圖不一定按比例繪制，并且是公開的一部分。

在附圖中，類似的組件或特征可以具有相同或相似的標簽形式的參考標記(諸如字母數字符號，例如參考數字)，并且可以表示類似或等同的功能。此外，相同類型的各種組件可以通過在參考標簽后用短劃線和在相似組件中進行區分的第二標簽來區分。如果在說明書中僅使用第一參考標簽，則該描述適用于具有相同第一參考標簽的類似組件中的任何一個，而與第二參考標簽無關。附圖的簡要說明如下。

圖1描繪了在目標布局上與圖案庫中的圖案進行圖案匹配的總流程。

圖2描繪了在目標布局上與圖案庫中的圖案進行圖案匹配的示例。

圖3描繪了如何將每個錨點候選與圖案庫進行比較。

圖4描繪了通常流程與智能錨定流程的比較。

圖5定義了9種類型的IC錨點節點。

圖6將PM_ANGLE類型應用于圖3中的示例，以將候選錨點的數量從8(PM_ALL)減少到2(PM_ANGLE)。

圖7描繪了具有8個頂點的示例。

圖8描繪了根據本公開的實施例的集成電路的設計和制造中的各種操作的流程圖。