[發(fā)明專利]一種內(nèi)嵌溝道二極管的SiC MOSFET制備方法

有效

• 申請?zhí)枺?/td>: 201911040817.0
• 申請日: 2019-10-30
• 公開（公告）號: CN110739219B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設(shè)計）人: 周新田;宮皓;賈云鵬;胡冬青;吳郁
• 申請（專利權(quán)）人: 北京工業(yè)大學(xué)
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京思海天達知識產(chǎn)權(quán)代理有限公司 11203
• 代理人: 吳蔭芳

本發(fā)明提供一種內(nèi)嵌溝道二極管的SiC MOSFET制備方法，具體包括在襯底層上表面依次生長N?漂移層、JFET區(qū)；在JFET區(qū)兩側(cè)形成P?base區(qū)；在P?base區(qū)形成N+源區(qū)和P?plus區(qū)；在JFET區(qū)、N+源區(qū)、P?plus上表面形成MOSFET柵氧以及厚度較薄的溝道二極管柵氧；在MOSFET柵氧及溝道二極管柵氧的上表面形成MOSFET多晶硅柵和溝道二極管多晶硅柵；在MOSFET多晶硅柵及溝道二極管多晶硅柵上表面淀積SiO₂以形成隔離氧；在器件正面濺射源極金屬，在器件背面濺射漏極金屬。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種具有內(nèi)嵌溝道二極管的SiC MOSFET制備方法。

背景技術(shù)

以SiC為代表的寬禁帶半導(dǎo)體材料的突破給發(fā)展新一代電力電子帶來希望。SiC材料具有比Si材料更高的擊穿場強、更高的載流子飽和速度和更高的熱導(dǎo)率，使SiC電力電子器件比Si的同類器件具有關(guān)斷電壓高、導(dǎo)通電阻小、開關(guān)頻率高、效率高和高溫性能好的特點。SiC電力電子器件將成為兆瓦電子學(xué)和綠色能源發(fā)展的重要基礎(chǔ)之一。

作為單極功率器件，由于其具有低導(dǎo)通電阻、高輸入阻抗、高開關(guān)速度等優(yōu)勢，SiCMOSFET在阻斷電壓3000～4500V范圍內(nèi)將成為理想的高壓功率開關(guān)器件，完全有可能取代Si IGBT器件進一步提高系統(tǒng)的整體效率以及開關(guān)頻率。SiC MOSFET作為第三代半導(dǎo)體器件，在電力電子領(lǐng)域中是Si基器件的有力競爭者，由于SiC材料擁有更加卓越的性能優(yōu)勢，使得SiC MOSFET具有在更高溫度、更高電壓、更高頻率下應(yīng)用的潛力。

在整流器或逆變器系統(tǒng)中，功率網(wǎng)絡(luò)中的開關(guān)器件常常需要反并聯(lián)一個續(xù)流二極管來減緩電壓尖峰對于開關(guān)器件所帶來的沖擊。目前對于續(xù)流二極管的選擇主要有如下幾種方案：1、采用外接二極管的方式，但是這會給系統(tǒng)帶來額外的寄生電容及電感，增加系統(tǒng)的損耗；2、采用二極管與開關(guān)器件集成封裝的形式，但這種方法會額外增加芯片的面積，從而增加器件的漏電，使其溫度特性發(fā)生退化。3、利用MOSFET器件本身的寄生體二極管作為反向工作時的續(xù)流管，但對于傳統(tǒng)的SiC MOSFET來講，體二極管的導(dǎo)通還會帶來兩個問題：一是SiC MOSFET體二極管接近3V的開啟電壓會造成系統(tǒng)額外的功率損耗；二是體二極管的導(dǎo)通會誘發(fā)雙極退化現(xiàn)象，這是由于電子空穴對的復(fù)合會造成SiC材料缺陷的增生，從而使得整個器件的漏電增加，造成失效。

發(fā)明內(nèi)容

為了解決傳統(tǒng)SiC MOSFET結(jié)構(gòu)無法使用體二極管續(xù)流的問題，本發(fā)明提出一種具有內(nèi)嵌溝道二極管的SiC MOSFET結(jié)構(gòu)制備方法。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：

一種內(nèi)嵌溝道二極管的SiC MOSFET制備方法，包括：

在襯底層2上表面生長N-漂移層3；

在所述N-漂移層3上表面生長JFET區(qū)4；

在所述JFET區(qū)4上采用Ni/Au金屬層作為阻擋層，進行2～5次能量為100keV～600keV的Al離子注入，形成左右兩個P-base區(qū)5；

在所述左右兩個P-base區(qū)5及JFET區(qū)4上表面采用SiO₂作為阻擋層，進行2～5次能量為10keV～200keV的N離子注入，形成左右兩個N+源區(qū)6；

在所述左右兩個P-base區(qū)5、左右兩個N+源區(qū)6及JFET區(qū)4上表面采用SiO₂作為阻擋層，進行2～5次能量為10keV～200keV的Al離子注入，形成左右兩個P-plus區(qū)7；

在1200℃～1800℃的氬氣環(huán)境中進行離子注入后的高溫退火，退火時間為20～60分鐘，激活左右兩個P-base區(qū)5、左右兩個N+源區(qū)6及左右兩個P-plus區(qū)7的雜質(zhì)離子；