[發明專利]一種使用片外傳輸線路的CMOS射頻功率放大器

在審

• 申請號: 201911033116.4
• 申請日: 2019-10-28
• 公開（公告）號: CN112737520A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 徐江濤;蔣永唐
• 申請（專利權）人: 天津大學青島海洋技術研究院
• 主分類號: H03F1/30
• 分類號: H03F1/30;H03F1/32;H03F3/19;H03F3/21;H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種使用片外傳輸線路的CMOS射頻功率放大器，輸入巴倫、D類驅動級放大器電路、E類功率級放大器電路以及PCB上片上傳輸線變壓器電路；該放大器通過應用在印刷電路板（PCB）上的傳輸線變壓器，使其用作輸出功率合成器和匹配電路。這種電路結構與在片上的傳輸線變壓器相比，可以有效地克服硅襯底上的損耗，提高功率放大器的效率。

技術領域

本發明屬于通信領域，尤其是射頻功率放大器，尤其涉及一種使用片外傳輸線路的CMOS射頻功率放大器。

背景技術

無線通訊應用領域的收發架構和系統正逐漸向高集成度、低功耗、低成本的方向發展。射頻功率放大器是無線通信系統中的重要模塊之一，其性能的好壞直接影響整個通信系統能否正常工作并提供優質的服務。在許多移動通信發射機中，CMOS功率放大器(PA)可以方便地與各種數字控制電路集成，這對系統的小型化是十分有益的。

近些年來，隨著CMOS制造工藝的快速發展，CMOS工藝的低功耗、低成本、高集成以及高靈活度等特點，使得CMOS有源器件的輸出功率可以與砷化鎵工藝相媲美，因此使用CMOS有源器件實現功率放大器已成為一種趨勢。

隨著無線射頻技術的發展，通常將射頻或微波無源器件集成在與CMOS工藝兼容的單片微波集成電路中。但是在低阻硅襯底上制備CPW、電感等元器件，隨著頻率的升高產生很大的損耗導致無法正常工作。為實現硅襯底上的低損耗特性，人們做出了很多努力，如用高阻硅襯底制備微波無源器件；在低阻硅上淀積二氧化硅厚膜絕緣層等。這些工藝不僅增加工藝復雜性，而且隨著頻率的升高，襯底存在的少量的電導率仍會引起信號導波模耦合進入襯底而產生較大的損耗。

發明內容

針對現有技術存在的問題，本發明提出了一種使用片外傳輸線路的CMOS射頻功率放大器，通過應用在印刷電路板（PCB）上的傳輸線變壓器，使其用作輸出功率合成器和匹配電路。這種電路結構與在片上的傳輸線變壓器相比，可以有效地克服硅襯底上的損耗，提高功率放大器的效率。

本發明提出的應用片外變壓器實現射頻功率放大器的效率的方案原理圖如圖1所示。一種使用片外傳輸線路的CMOS射頻功率放大器，主要有四個部分：輸入巴倫、D類驅動級放大器電路、E類功率級放大器電路以及PCB上片上傳輸線變壓器電路； D類驅動級是由經典的D類放大器串聯組合而成，每一個D類放大器鏈包含3個相同的D類放大器；每個D類放大器的輸入和輸出通過反饋電阻器R_f連接，每一個D類放大器之間是通過隔直電容器C_B級聯；兩個D類放大器鏈的供電電壓全部為VDD1；功率級的放大是采用兩個差分的E類放大器，在每個E類放大器的輸出端并聯電容C_D，并且E類放大器的輸出端與片外傳輸線變壓器的輸入端相連；每一個變壓器由兩條傳輸線組成，兩個變壓器串聯在一起，可以實現功率組合的功能；其中，輸入巴倫在輸入端用于差分信號；驅動級由D類放大器鏈組成并給功率級提供方波信號；功率級采用差分E類放大器結構，以避免由于接地金屬線和鍵合線而導致的增益降低；片外傳輸線變壓器作為功率合成器和阻抗匹配；另外，利用片外傳輸線變壓器的寄生電感和電容，以及附加的并聯電容C_D，可以調整每個功率晶體管的負載阻抗匹配。通過調節并聯電容C_D和變壓器的長度和寬度，達到需要的輸出功率。

RF信號輸入到單輸入雙輸出的輸入巴倫，輸入巴倫將信號差分為兩部分信號；差分的信號分別輸入到后面的兩路D類驅動級放大器鏈，該驅動級將輸入信號放大為方波信號提供給功率級放大器；E類功率級放大器的M2晶體管是作為開關管工作的，并且供電電壓是由變壓器的主要部件的VDD2提供，通過V_BIAS控制偏置電壓實現對接收到的驅動級的功率進行放大；片外傳輸線變壓器的結構如圖2所示，功率級中每個E類放大器的輸出端與片外傳輸線變壓器的主要部分的輸入端相連，片外傳輸線變壓器將功率級的輸出功率組合并輸出到負載上。