[發明專利]基于可重構計算陣列實現流密碼算法的方法、系統及介質有效
| 申請號: | 201911020613.0 | 申請日: | 2019-10-24 |
| 公開(公告)號: | CN110795748B | 公開(公告)日: | 2021-12-14 |
| 發明(設計)人: | 劉雷波;朱敏;魏少軍 | 申請(專利權)人: | 清華大學無錫應用技術研究院 |
| 主分類號: | G06F21/60 | 分類號: | G06F21/60;G06F15/78 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 鄢功軍 |
| 地址: | 214000 江蘇省無錫*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 可重構 計算 陣列 實現 密碼 算法 方法 系統 介質 | ||
本發明實施例提供了基于可重構計算陣列實現流密碼算法的方法、系統以及計算機可讀存儲介質。該方法包括:獲取第一配置信息并根據第一配置信息對可重構計算陣列進行第一配置;獲取第二配置信息并根據第二配置信息對可重構計算陣列進行第二配置;獲取第三配置信息并根據第三配置信息對可重構計算陣列進行第三配置;第一配置、第二配置以及第三配置后的可重構計算陣列可依次對初始化變量、常量寄存器第一值與固定密鑰進行初始化、32次循環運算、N次循環計算處理得到N個密鑰,其中,N為預設循環次數。本發明實施通過可重構計算陣列實現流密碼算法的過程,提高了流密碼算法的計算效率和靈活性。
技術領域
本發明涉及可重構計算領域,特別地,涉及一種基于可重構計算陣列實現流密碼算法的方法、系統以及計算機可讀存儲介質。
背景技術
可重構計算陣列既具有ASIC(Application Specific Integrated Circuit,專用集成電路)的高性能、高速度優點,又具有微處理器的高度通用性和強大的可編程功能,從而恰好彌補了兩者各自的缺陷。流密碼算法(例如Snow3G算法)可以為芯片制造商、設備生產商、系統集成商、網絡運營商等3G通信系統產業鏈上的各環節提供數據安全保障,在加密領域有著廣泛的應用。
然而,在實現本發明構思的過程中,發明人發現傳統Snow3G算法的實現一般采用兩種方案:一是在通用微處理器上實現,雖然其使用靈活,便于更新,但限制于微處理器本身的運行性能相對低下,使得Snow3G的性能遠遠不能滿足要求;二是在專用ASIC上實現,與通用微處理器正好相反,在專用ASIC上實現性能很高,但是其靈活性很差,當需要更換算法時,就不得不更換芯片,導致使用成本很高。
發明內容
本發明的一個方面提供了一種基于可重構計算陣列實現流密碼算法的方法,其特征在于,所述方法包括:獲取第一配置信息并根據所述第一配置信息對所述可重構計算陣列進行第一配置,以使所述第一配置后的可重構計算陣列對初始化變量、常量寄存器第一值與固定密鑰進行處理,得到線性反饋移位寄存器初始值、有限狀態機寄存器初始值與有限狀態機輸出第一值,獲取第二配置信息并根據所述第二配置信息對所述可重構計算陣列進行第二配置,以使所述第二配置后的可重構計算陣列對所述線性反饋移位寄存器初始值、所述有限狀態機寄存器初始值、所述有限狀態機輸出第一值與常量寄存器第二值進行32次循環運算,得到線性反饋移位寄存器第二值、有限狀態機寄存器第二值與有限狀態機輸出第二值,獲取第三配置信息并根據所述第三配置信息對所述可重構計算陣列進行第三配置,以使所述第三配置后的可重構計算陣列對所述線性反饋移位寄存器第二值、所述有限狀態機寄存器第二值、所述有限狀態機輸出第二值與所述常量寄存器第二值進行N次循環計算得到N個密鑰,其中,N為預設循環次數。
可選的,上述對所述可重構計算陣列進行第一配置包括:將所述可重構計算陣列的多個算子中的至少一個算子配置為用于實現邏輯功能的第一算子。所述對所述可重構計算陣列進行第二配置包括:將所述可重構計算陣列的多個算子中的至少三個算子配置為用于實現邏輯功能的第二算子、用于實現查找表功能的第三算子與用于實現比特置換功能的第四算子。所述對所述可重構計算陣列進行第三配置包括:將所述可重構計算陣列的多個算子中的至少三個算子配置為用于實現邏輯功能的第五算子、用于實現查找表功能的第六算子與用于實現比特置換功能的第七算子。
可選的,上述方法還包括:在進行所述第一配置、所述第二配置或所述第三配置時,確定所配置的每個算子對應的數據處理周期,并將數據處理周期相同的算子配置為并行運算。
可選的,在進行所述第一配置、所述第二配置或所述第三配置時,所配置的算子包括多個輸入端口,所述方法還包括:確定所配置的算子的多個輸入端口中每一個輸入端口的輸入數據對應的運算周期。當存在至少一個輸入端口的輸入數據對應的運算周期與至少另一個輸入端口的輸入數據對應的運算周期不同時,對較小運算周期對應的輸入數據緩存M個周期,直至與較大運算周期對應的輸入端口的輸入數據對應的運算周期相同,其中,M為正整數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于清華大學無錫應用技術研究院,未經清華大學無錫應用技術研究院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911020613.0/2.html,轉載請聲明來源鉆瓜專利網。





