[發(fā)明專利]包括功能層的半導(dǎo)體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201911004608.0
• 申請日: 2019-10-22
• 公開（公告）號: CN111106174A
• 公開（公告）日: 2020-05-05
• 發(fā)明（設(shè)計）人: 林杠默;金相秀;樸雨錫;許盛祺
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 屈玉華

1.一種半導(dǎo)體器件，包括：

基板；

有源區(qū)，設(shè)置在所述基板上并沿第一方向延伸；

器件隔離層，與所述有源區(qū)相鄰；

柵極結(jié)構(gòu)，設(shè)置在所述有源區(qū)上，所述柵極結(jié)構(gòu)沿與所述第一方向交叉的第二方向延伸并覆蓋所述器件隔離層的一部分；

柵極分離圖案，接觸所述柵極結(jié)構(gòu)的端部；和

雜質(zhì)區(qū)，設(shè)置在所述柵極分離圖案下方并在所述器件隔離層上。

2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述雜質(zhì)區(qū)的寬度大于所述柵極分離圖案的寬度。

3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述雜質(zhì)區(qū)的側(cè)壁具有臺階部分。

4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述雜質(zhì)區(qū)的上表面高于所述器件隔離層的由所述柵極結(jié)構(gòu)覆蓋的部分的上表面。

5.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵極結(jié)構(gòu)的一部分在所述柵極分離圖案下方延伸。

6.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵極結(jié)構(gòu)的下表面低于所述柵極分離圖案的下表面。

7.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述器件隔離層包括硅氧化物，并且

其中所述雜質(zhì)區(qū)包括Si、B、He、P和/或C。

8.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述雜質(zhì)區(qū)的雜質(zhì)濃度在從1×10²⁰原子/cm³至1×10²²原子/cm³的范圍。

9.如權(quán)利要求1所述的半導(dǎo)體器件，還包括設(shè)置在所述有源區(qū)上的至少一個溝道層，

其中所述柵極結(jié)構(gòu)至少部分地圍繞所述至少一個溝道層。

10.一種半導(dǎo)體器件，包括：

基板；

多個有源區(qū)，設(shè)置在所述基板上；

器件隔離層，與所述多個有源區(qū)相鄰；

多個柵極結(jié)構(gòu)，至少部分地交疊所述多個有源區(qū)并與所述器件隔離層接觸；

柵極分離圖案，設(shè)置在所述多個柵極結(jié)構(gòu)中相鄰的柵極結(jié)構(gòu)之間并在所述器件隔離層上；和

低蝕刻速率區(qū)，設(shè)置在所述柵極分離圖案和所述器件隔離層之間，其中所述低蝕刻速率區(qū)具有比所述器件隔離層低的蝕刻速率。

11.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述低蝕刻速率區(qū)的寬度大于所述柵極分離圖案的寬度。

12.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述低蝕刻速率區(qū)的側(cè)壁包括臺階部分。

13.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述低蝕刻速率區(qū)的上表面沿第三方向高于所述器件隔離層的在所述多個柵極結(jié)構(gòu)下方的一部分的上表面，所述第三方向遠(yuǎn)離所述基板延伸。

14.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述多個柵極結(jié)構(gòu)中的每個柵極結(jié)構(gòu)的一部分在所述柵極分離圖案下方延伸。

15.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述器件隔離層包括硅氧化物，

其中所述低蝕刻速率區(qū)包括雜質(zhì)，并且

其中所述雜質(zhì)包括Si、B、He、P和/或C。

16.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述低蝕刻速率區(qū)中的所述雜質(zhì)的濃度在從1×10²⁰原子/cm³至1×10²²原子/cm³的范圍。

17.如權(quán)利要求10所述的半導(dǎo)體器件，還包括在每個所述有源區(qū)上的至少一個溝道層，

其中所述多個柵極結(jié)構(gòu)中的每個至少部分地圍繞所述至少一個溝道層。