[發明專利]一種量子程序的轉化方法、裝置、存儲介質和電子裝置

有效

• 申請號: 201910967272.1
• 申請日: 2019-10-12
• 公開（公告）號: CN110825375B
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 竇猛漢
• 申請（專利權）人: 合肥本源量子計算科技有限責任公司
• 主分類號: G06F8/40
• 分類號: G06F8/40;G06N10/60
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種量子程序的轉化方法、裝置、存儲介質和電子裝置，方法包括：獲得量子芯片支持的第一量子比特的拓撲結構信息和量子邏輯門種類；對量子程序中的量子邏輯門劃分執行時序；根據所述拓撲結構信息，確定每一執行時序對應的、所述量子程序中的第二量子比特與所述第一量子比特的映射關系，以使新生成的、用于等價轉化量子邏輯門的特定量子邏輯門的數量最少；根據各所述映射關系和所述特定量子邏輯門，將所述量子程序轉化為新的量子程序。利用本發明實施例，能夠將量子程序適配到量子芯片，并提高量子程序的計算效率。

技術領域

本發明屬于量子計算技術領域，特別是一種量子程序的轉化方法、裝置、存儲介質和電子裝置。

背景技術

目前，量子計算的通常步驟是將待轉化的實際問題，利用量子高級語言編程得到量子程序，然后通過在量子計算平臺如量子芯片上執行量子程序得到特定問題的解。對于不同的量子芯片，支持的兩量子邏輯門集合可能不同，量子芯片上量子比特之間的連接關系也有可能不同，相連接的兩量子比特表示可適配兩量子邏輯門操作，其中，一個作為控制比特，另一個作為受控比特。

在實際的量子編程中，對兩量子比特施加的兩量子邏輯門操作是參數化的4*4的酉矩陣，還包括2個量子比特的編號。一方面，該兩量子邏輯門可能不屬于該量子芯片所支持的兩量子邏輯門類型；另一方面，受到芯片結構限制，參數化的量子邏輯門可能無法被待運行量子芯片上的兩個量子比特適配。例如，量子程序包含控制非門CNOT，但待運行量子芯片不支持CNOT門。或者，量子程序中對預設兩量子比特，例如q0、q1，執行CNOT門，即CNOTq0,q1，量子芯片支持CNOT門，但量子芯片中的物理量子比特q0與q1并不連接，無法被直接施加包括CNOT門在內的任意的兩量子邏輯門。因此，需要對量子程序中的兩量子邏輯門進行轉化，轉化為該芯片所支持的量子邏輯門。

例如，量子芯片支持兩量子邏輯門U，但不支持兩量子邏輯門U操作量子比特Qx和Qy，量子程序包括U Qx,Qy，則現有的轉化方法簡述為：根據量子芯片上量子比特之間的連接關系，查找U操作的兩個量子比特Qx、Qy之間的連接路徑，假設該路徑經過的量子比特節點為M1、M2、…、Mn,則執行U Qx,Qy等價于依次執行：SWAP(Qx,M1)；SWAP(M1,M2)；SWAP(M2,M3)；...；SWAP(Mn-1,Mn)；U Mn,Qy；SWAP(Mn-1,Mn)；...；SWAP(M2,M3)；SWAP(M1,M2)；SWAP(Qx,M1)。其中，SWAP門表示對量子比特執行交換操作，如果量子芯片不支持SWAP門，則將SWAP門繼續拆分成可支持執行的量子邏輯門組合。可見，為了適配量子芯片，對一個兩量子邏輯門，轉化過程就會新增較多數量的量子邏輯門，最終轉化后量子程序中的量子邏輯門數量會更為龐大，從而大幅度降低量子程序的計算效率。

發明內容

本發明的目的是提供一種量子程序的轉化方法、裝置、存儲介質和電子裝置，以解決現有技術中的不足，它能夠提高量子程序的計算效率。

本發明采用的技術方案如下：

一種量子程序的轉化方法，包括：

獲得量子芯片支持的第一量子比特的拓撲結構信息和量子邏輯門種類；

對量子程序中的量子邏輯門劃分執行時序；

根據所述拓撲結構信息，確定每一執行時序對應的、所述量子程序中的第二量子比特與所述第一量子比特的映射關系，以使新生成的、用于等價轉化量子邏輯門的特定量子邏輯門的數量最少；其中，所述特定量子邏輯門為SWAP門且可拆分為所述量子邏輯門種類包含的量子邏輯門的組合；

根據各所述映射關系和所述特定量子邏輯門，將所述量子程序轉化為新的量子程序；其中，所述新的量子程序中的量子邏輯門均為所述量子邏輯門種類包含的量子邏輯門。

可選的，所述量子邏輯門種類至少包括以下兩量子邏輯門的一種或多種：

控制Z門CZ、控制非門CNOT、SWAP門、ISWAP門。