[發明專利]一種用于LDO自適應漏電補償的電路

在審

• 申請號: 201910961954.1
• 申請日: 2019-10-11
• 公開（公告）號: CN110568895A
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 楊紅偉;吳建剛
• 申請（專利權）人: 思瑞浦微電子科技(蘇州)股份有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 32102 南京蘇科專利代理有限責任公司
• 代理人: 陳忠輝

本發明揭示了一種用于LDO自適應漏電補償的電路，其中LDO的供電PMOS管MPP的柵極與誤差放大器EA的輸出相接，其特征在于：電路接設于MPP的源極與漏極之間，且電路由采樣PMOS管MPS和一對NMOS管相接構成，其中MPS的柵極和MPP、MPS的共源極均接輸入VIN，MPP與MN2的共漏極為輸出VOUT，MPS與MN1的共漏極相接于MN1、MN2的共柵極，兩個NMOS管共源接地；且MPS和MPP的尺寸比例為1：K1，MN1和MN2的尺寸比例為1：K2，K2大于K1。應用本發明的自適應補償電路，其結構簡單、實用，通過采樣PMOS管自適應地跟蹤所產生的漏電流，并通過相連的一對NMOS管完全拉除漏電流，從而能夠保障溫度變換環境下LDO的輸出穩定性，且常溫下電路無靜態電流產生，有利于優化設計參數。

技術領域

本發明涉及一種LDO性能優化的電路設計，尤其涉及一種LDO應對溫度波動自適應進行漏電補償的電路。

背景技術

LDO即low dropout regulator，是一種低壓差線性穩壓器，這是相對于傳統的線性穩壓器來說的。傳統的線性穩壓器，如78XX系列的芯片都要求輸入電壓要比輸出電壓至少高出2V~3V，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5V轉3.3V，輸入與輸出之間的壓差只有1.7v，顯然這是不滿足傳統線性穩壓器的工作條件的。針對這種情況，芯片制造商們才研發出了LDO類的電壓轉換芯片。

LDO是一種線性穩壓器，使用在其飽和區域內運行的晶體管或場效應管（FET），從應用的輸入電壓中減去超額的電壓，產生經過調節的輸出電壓。所謂壓降電壓，是指穩壓器將輸出電壓維持在其額定值上下100mV之內所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的LDO（低壓降）穩壓器通常使用功率晶體管（也稱為傳遞設備）作為PNP。這種晶體管允許飽和，所以穩壓器可以有一個非常低的壓降電壓，通常為200mV左右；與之相比，使用NPN復合電源晶體管的傳統線性穩壓器的壓降為2V左右。負輸出LDO使用NPN作為它的傳遞設備，其運行模式與正輸出LDO的PNP設備類似。

然而正輸出電壓的LDO，當運行環境高溫化后，其供電MOS管（即POWER MOS）將會產生正比性增大的漏電流，若LDO運行狀態下負載電流小于該漏電流，則LDO的輸出性能將大打折扣，出現不正常。

發明內容

本發明的目的旨在提出一種用于LDO自適應漏電補償的電路，消除高溫環境下自生漏電流對LDO輸出性能的影響。

本發明實現上述目的的技術解決方案是，一種用于LDO自適應漏電補償的電路，其中LDO的供電PMOS管MPP的柵極與誤差放大器EA的輸出相接，其特征在于：所述電路接設于電源PMOS管MPP的源極與漏極之間，且電路由采樣PMOS管MPS和一對NMOS管相接構成，其中采樣PMOS管MPS的柵極和兩個PMOS管MPP、MPS的共源極均接輸入VIN，電源PMOS管MPP與NMOS管MN2的共漏極為輸出VOUT，采樣PMOS管MPS與NMOS管MN1的共漏極相接于NMOS管MN1、MN2的共柵極，兩個NMOS管共源接地；且采樣PMOS和電源PMOS的尺寸比例為1：K1，NMOS管MN1和MN2的尺寸比例為1：K2，K2大于K1。

進一步地，所述誤差放大器EA的一個輸入端接入參考電壓VREF，另一個輸入端接入負載反饋電壓VFB。

進一步地，所述尺寸比例中，K2為K1的N倍以上，N為大于2的自然數。

應用本發明的自適應補償電路的改良設計，具備突出的實質性特點和顯著的進步性：該電路結構簡單、實用，通過采樣PMOS管自適應地跟蹤所產生的漏電流，并通過相連的一對NMOS管完全拉除漏電流，從而能夠保障溫度變換環境下LDO的輸出穩定性，且常溫下電路無靜態電流產生，有利于優化設計參數。

附圖說明

圖1是本發明用于LDO自適應漏電補償的電路結構示意圖。

具體實施方式