[發明專利]半導體器件及其制作方法有效
| 申請號: | 201910935205.1 | 申請日: | 2019-09-29 |
| 公開(公告)號: | CN110534499B | 公開(公告)日: | 2021-05-25 |
| 發明(設計)人: | 胡華;薛廣杰;曹開瑋;李赟 | 申請(專利權)人: | 武漢新芯集成電路制造有限公司 |
| 主分類號: | H01L23/532 | 分類號: | H01L23/532;H01L23/552;H01L21/768 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 曹廷廷 |
| 地址: | 430205 湖北*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制作方法 | ||
本發明提供了一種半導體器件及其制作方法,位于襯底與金屬互連結構之間的刻蝕阻擋層包含至少兩層子刻蝕阻擋層,其中至少一層所述子刻蝕阻擋層對紫外光的消光系數大于氮化硅對紫外光的消光系數,由此減弱形成金屬互連結構時刻蝕或沉積工藝中等離子體產生的紫外光的穿透效應,從而提高器件的可靠性。
技術領域
本發明涉及半導體制造技術領域,具體涉及一種半導體器件及其制作方法。
背景技術
半導體器件形成后,通過金屬互連將器件連接并接引出來,相鄰的金屬層或金屬線用介質層分隔開。目前廣泛采用銅制程,通過大馬士革工藝來制作,然而在工藝過程中廣泛使用等離子制程,包括金屬溝槽的刻蝕、通孔的刻蝕、介質層的沉積等,不可避免的引入PID(plasma induced damage,等離子體損傷)的問題。
尤其是在器件特征尺寸縮小后,工藝集成度提高,由等離子體引入的柵氧損傷越來越明顯,其嚴重影響著器件的工作性能和使用壽命。
因此,為了解決上述技術問題,有必要提出一種新的半導體器件及其制作方法。
發明內容
基于以上所述的問題,本發明的目的在于提供一種半導體器件及其制作方法,減弱刻蝕或沉積工藝中等離子體產生的紫外光的穿透效應,從而提高器件的可靠性。
為實現上述目的,本發明提供一種半導體器件,包括:襯底、位于襯底上的刻蝕阻擋層以及位于所述刻蝕阻擋層上的金屬互連結構,其中,所述刻蝕阻擋層包含至少兩層子刻蝕阻擋層,至少一層所述子刻蝕阻擋層對紫外光的消光系數大于氮化硅對紫外光的消光系數。
可選的,在所述半導體器件中,至少一層所述子刻蝕阻擋層的材質包含氮氧化硅。
可選的,在所述半導體器件中,至少一層所述子刻蝕阻擋層的材質包含富硅氧化硅。
可選的,在所述半導體器件中,所述刻蝕阻擋層包含兩層子刻蝕阻擋層,第一子刻蝕阻擋層的材質包含氮氧化硅,第二子刻蝕阻擋層的材質包含氮化硅。
可選的,在所述半導體器件中,所述第一子刻蝕阻擋層靠近所述襯底,所述第二子刻蝕阻擋層遠離所述襯底。
可選的,在所述半導體器件中,所述半導體器件還包含:MOS晶體管,位于所述襯底與所述刻蝕阻擋層之間。
相應的,本發明還提供一種半導體器件的制作方法,包括:
提供一襯底;
形成刻蝕阻擋層在所述襯底上,所述刻蝕阻擋層包含至少兩層子刻蝕阻擋層,至少一層所述子刻蝕阻擋層對紫外光的消光系數大于氮化硅對紫外光的消光系數;
形成金屬互連結構在所述刻蝕阻擋層上。
可選的,在所述半導體器件的制作方法中,至少一層所述子刻蝕阻擋層的材質包含氮氧化硅。
可選的,在所述半導體器件的制作方法中,至少一層所述子刻蝕阻擋層的材質包含富硅氧化硅。
可選的,在所述半導體器件的制作方法中,所述刻蝕阻擋層包含兩層子刻蝕阻擋層,第一子刻蝕阻擋層的材質包含氮氧化硅,第二子刻蝕阻擋層的材質包含氮化硅。
與現有技術相比,本發明提供的半導體器件及其制作方法中,位于襯底與金屬互連結構之間的刻蝕阻擋層包含至少兩層子刻蝕阻擋層,其中至少一層所述子刻蝕阻擋層對紫外光的消光系數大于氮化硅對紫外光的消光系數,由此減弱形成金屬互連結構時刻蝕或沉積工藝中等離子體產生的紫外光的穿透效應,從而提高器件的可靠性。
附圖說明
圖1為一半導體器件的結構示意圖。
圖2為本發明一實施例所提供的半導體器件的制作方法的流程圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于武漢新芯集成電路制造有限公司,未經武漢新芯集成電路制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910935205.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:封裝的半導體器件
- 下一篇:半導體器件和包括半導體器件的存儲模塊





