[發明專利]半導體結構及其制造方法

在審

• 申請號: 201910931750.3
• 申請日: 2019-09-29
• 公開（公告）號: CN110970367A
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 游力蓁;游家權;張家豪;林天祿;林佑明;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

一種半導體結構及其制造方法，包括提供一半導體結構，其具有金屬柵極結構、柵極間隔物設置于金屬柵極的側壁、以及源極/漏極部件設置鄰近于柵極間隔物；形成第一介電層于金屬柵極之上，以及形成源極/漏極接觸件在源極/漏極部件之上；形成第二介電層在第一介電層之上，其中第二介電層的部分和源極/漏極接觸件接觸，并且第二介電層的組成和第一介電層不同；移除第二介電層與源極/漏極接觸件接觸的部分；形成導電層位于源極/漏極接觸件及第一介電層之上；以及移除導電層的多個部分以形成在源極/漏極接觸件之上的導電部件。

技術領域

本發明實施例涉及半導體技術，特別涉及一種包含接觸部件的半導體結構。

背景技術

半導體集成電路工業經歷了指數級的成長。在集成電路材料與設計中技術的進展，創造了集成電路的世代，其中每一世代皆具有比前一世代更小且更復雜的電路。在集成電路的演進過程中，當幾何尺寸(即可使用生產工藝創建的最小組件(或線))降低時，功能密度(即單位芯片面積的互連裝置的數量)通常會增加。工藝的微縮化通常會帶來增加生產效率和降低相關成本的益處。而這樣的微縮化也會增加加工制造集成電路的復雜度。

舉例來說，隨著部件尺寸持續降低，制造垂直互連就變得越來越具有挑戰性。當長度尺度越小，在源極/漏極接觸件(source/drain contacts,MDs)和金屬柵極堆疊(metalgate stacks,MGs)上方形成垂直互連的典型方法可受益于工藝寬裕度的增加、工藝復雜性的減少和生產成本的降低，以改善裝置效能。

發明內容

本發明實施例提供一方法，一開始提供一半導體結構，其具有金屬柵極結構、柵極間隔物設置于金屬柵極的側壁、以及源極/漏極部件設置鄰近于柵極間隔物。接著形成第一介電層于金屬柵極之上，以及形成源極/漏極接觸件在源極/漏極部件之上。之后，形成第二介電層在第一介電層之上，其中第二介電層的部分和源極/漏極接觸件接觸，并且第二介電層的組成和第一介電層不同。接著，移除第二介電層與源極/漏極接觸件接觸的部分。之后，形成一導電層位于源極/漏極接觸件及第一介電層之上，接著移除導電層的多個部分以形成在源極/漏極接觸件之上的導電部件。

本發明實施例提供一方法，一開始提供一半導體結構，其具有金屬柵極結構、柵極間隔物設置于金屬柵極的側壁、以及源極/漏極部件設置鄰近于柵極間隔物。接著，凹蝕金屬柵極的多個部分，并且沉積第一介電層于凹蝕后的金屬柵極之上，其中第一介電層與柵極間隔物自我對準。之后，形成源極/漏極接觸件在源極/漏極部件之上，并且凹蝕源極/漏極接觸件的多個部分。接著，沉積第二介電層在凹蝕后的源極/漏極接觸件及第一介電層之上。之后，形成一層間介電質層于第二介電層之上，再形成一溝槽在層間介電質層之中以露出金屬柵極，并且移除第一介電層通過溝槽露出的多個部分。接著，沉積一金屬層于金屬柵極及第二介電層之上，并且平坦化金屬層的頂面以形成多個導電部件于金屬柵極之上。

本發明實施例提供一半導體結構，包括金屬柵極結構設置于一半導體基底之上，多個柵極間隔物設置于金屬柵極的多個側壁上，一源極/漏極接觸件設置于半導體基底之上，并且通過柵極間隔物與金屬柵極分隔，以及一導電部件設置于金屬柵極之上，其中導電部件的頂部設置于柵極間隔物之上，并且其中該導電部件的底部包括通過柵極間隔物所定義的多個側壁。

附圖說明

以下將配合說明書附圖詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特征。

圖1A和圖1B是根據本發明實施例的各種面向，示出半導體裝置的制造方法的流程圖。

圖2A是根據本發明實施例的各種面向，示出半導體裝置的3D透視圖。

圖2B是根據本發明實施例的不同面向，示出半導體裝置的上視圖。