[發明專利]鑲嵌工藝中金屬阻擋層的選擇性沉積

有效

• 申請號: 201910921686.0
• 申請日: 2019-09-27
• 公開（公告）號: CN110970355B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 郭家邦;李亞蓮;沈杰一
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 桑敏

本公開涉及鑲嵌工藝中金屬阻擋層的選擇性沉積。公開了鑲嵌工藝中金屬阻擋層的選擇性沉積，提供了一種形成集成電路結構的方法，所述方法包括：在導電特征之上形成刻蝕停止層；在所述刻蝕停止層之上形成電介質層；在所述電介質層中形成開口以顯露所述刻蝕停止層；以及使用包括抑制劑的刻蝕劑通過所述開口刻蝕所述刻蝕停止層。在所述導電特征上形成包括所述抑制劑的抑制劑膜。所述方法還包括：沉積延伸到所述開口中的導電阻擋層；在沉積所述導電阻擋層之后，執行去除所述抑制劑膜的處理；以及沉積導電材料以填充所述開口的剩余部分。

技術領域

本公開涉及鑲嵌工藝中金屬阻擋層的選擇性沉積。

背景技術

集成電路包括互連結構，該互連結構包括金屬線和通孔，以用作三維布線結構。互連結構的功能是將密集包裝的器件正確地連接在一起。

金屬線和通孔形成在互連結構中。金屬線和通孔通常由鑲嵌工藝形成，其中溝槽和通孔開口形成在電介質層中。然后沉積阻擋層，隨后用銅填充溝槽和通孔開口。在化學機械拋光(CMP)工藝之后，將金屬線的頂表面平齊，留下金屬線和通孔。

發明內容

根據本公開的一個實施例，提供了一種形成集成電路結構的方法，所述方法包括：在導電特征上方形成刻蝕停止層；在所述刻蝕停止層上方形成電介質層；在所述電介質層中形成開口以顯露所述刻蝕停止層；使用包括抑制劑的刻蝕劑通過所述開口刻蝕所述刻蝕停止層，其中，在所述導電特征上形成包括所述抑制劑的抑制劑膜；沉積延伸到所述開口中的導電阻擋層；在沉積所述導電阻擋層之后，執行去除所述抑制劑膜的處理；以及沉積導電材料以填充所述開口的剩余部分。

根據本公開的另一實施例，提供了一種形成集成電路結構的方法，所述方法包括：在導電特征上方形成刻蝕停止層；在所述刻蝕停止層上方形成電介質層；在所述電介質層中形成開口以顯露所述刻蝕停止層；刻蝕所述刻蝕停止層；以及選擇性沉積延伸到所述開口中的導電阻擋層，其中，所述選擇性沉積導致所述導電阻擋層在所述電介質層的側壁上具有第一厚度，并且所述導電阻擋層在所述開口的底部處至少比在所述電介質層的側壁上薄。

根據本公開的又一實施例，提供了一種集成電路結構，包括：導電特征；在所述導電特征上方的刻蝕停止層；在所述刻蝕停止層上方的電介質層；以及延伸到所述電介質層和所述刻蝕停止層中的導電特征，其中，所述導電特征包括：導電阻擋層，所述導電阻擋層包括位于所述電介質層的側壁上的第一部分以及位于所述導電特征的頂表面上的第二部分，其中，所述第一部分形成連續層，并且其中，所述第二部分比所述第一部分薄；以及由所述導電阻擋層的第一部分圍繞的導電區域，其中，所述導電區域位于所述導電阻擋層的所述第二部分上方并與之接觸。

附圖說明

在結合附圖閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各個方面。應當注意，根據行業的標準做法，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。

圖1至圖9示出了根據一些實施例的形成金屬線和通孔的中間階段的橫截面視圖。

圖10示出了根據一些實施例的苯并三唑(BTA)的化學結構。

圖11示出了根據一些實施例的雙三唑基吲哚胺的化學結構。

圖12示出了根據一些實施例的通孔開口的底部處的導電阻擋層的離散部分的示意性頂視圖。

圖13示出了根據一些實施例的水與BTA表面的接觸角。

圖14示出了根據一些實施例的水與裸銅表面的接觸角。

圖15示出了根據一些實施例的顯示由多個形成工藝形成的通孔的電阻值的實驗結果。

圖16示出了根據一些實施例的由多個形成工藝形成的阻擋層的生長延遲。

圖17示出了根據一些實施例的(由不同工藝形成的)不同表面上的導電阻擋層厚度的比較。