[發明專利]鑲嵌工藝中金屬阻擋層的選擇性沉積

有效

• 申請號: 201910921686.0
• 申請日: 2019-09-27
• 公開（公告）號: CN110970355B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 郭家邦;李亞蓮;沈杰一
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 桑敏

1.一種形成集成電路結構的方法，所述方法包括：

在導電特征上方形成刻蝕停止層；

在所述刻蝕停止層上方形成電介質層；

在所述電介質層中形成開口以顯露所述刻蝕停止層；

使用包括抑制劑的刻蝕劑通過所述開口刻蝕所述刻蝕停止層，其中，在所述導電特征上形成包括所述抑制劑的抑制劑膜；

沉積延伸到所述開口中的導電阻擋層；

在沉積所述導電阻擋層之后，執行去除所述抑制劑膜的處理；以及

沉積導電材料以填充所述開口的剩余部分。

2.根據權利要求1所述的方法，還包括在刻蝕所述刻蝕停止層之后，將包括所述刻蝕停止層和所述抑制劑膜的相應晶片沉浸在化學溶液中以增加所述抑制劑膜的厚度，其中，在所述沉浸期間，所述刻蝕停止層未被刻蝕。

3.根據權利要求2所述的方法，其中，所述刻蝕劑和所述化學溶液包括相同類型的抑制劑。

4.根據權利要求1所述的方法，其中，所述處理包括使用氫(H₂)作為工藝氣體的等離子體處理。

5.根據權利要求1所述的方法，其中，所述處理包括使用氫(H₂)作為工藝氣體的熱處理。

6.根據權利要求1所述的方法，其中，所述刻蝕劑中的所述抑制劑包括苯并三唑，并且所述導電特征包括銅。

7.根據權利要求1所述的方法，其中，所述導電阻擋層在所述抑制劑膜上形成隔離島。

8.根據權利要求7所述的方法，其中，在所述處理之后，所述隔離島接觸所述導電特征與所述導電材料之間的界面。

9.根據權利要求8所述的方法，其中，所述隔離島通過所述導電材料彼此分開。

10.一種形成集成電路結構的方法，所述方法包括：

在導電特征上方形成刻蝕停止層；

在所述刻蝕停止層上方形成電介質層；

在所述電介質層中形成開口以顯露所述刻蝕停止層；

刻蝕所述刻蝕停止層，其中，刻蝕所述刻蝕停止層導致在所述導電特征的頂表面上形成抑制劑膜；

選擇性沉積延伸到所述開口中的導電阻擋層，其中，所述選擇性沉積導致所述導電阻擋層在所述電介質層的側壁上具有第一厚度，并且所述導電阻擋層在所述開口的底部處至少比在所述電介質層的側壁上薄；

在形成所述導電阻擋層之后，去除所述抑制劑膜；以及

沉積導電材料以填充所述開口的剩余部分。

11.根據權利要求10所述的方法，其中，所述導電阻擋層包括位于所述開口的底部處的離散島。

12.根據權利要求10所述的方法，其中，所述導電阻擋層不延伸到所述開口的底部。

13.根據權利要求10所述的方法，其中，去除所述抑制劑膜包括使用氫(H₂)作為工藝氣體的等離子體處理。

14.根據權利要求10所述的方法，其中，去除所述抑制劑膜包括使用氫(H₂)作為工藝氣體的熱處理。