[發明專利]基于FPGA的安全智能合約處理器的高效運算方法及裝置

有效

• 申請號: 201910914117.3
• 申請日: 2019-09-25
• 公開（公告）號: CN110704368B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 潘國振;魏長征;閆鶯;郭學鵬
• 申請（專利權）人: 支付寶（杭州）信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 李威

本說明書一個或多個實施例提供一種基于FPGA的安全智能合約處理器的高效運算方法及裝置，該方法可以包括：FPGA結構將存儲器中已部署的電路邏輯配置文件加載至FPGA芯片上，以在所述FPGA芯片上形成用于實現虛擬機邏輯的片上處理器和操作數棧，所述操作數棧的頂部空間為關聯寄存器、剩余空間為內存空間；所述FPGA結構將智能合約的代碼程序傳入所述片上處理器，使所述片上處理器將所述代碼程序涉及的操作數存入所述操作數棧時，優先存入所述關聯寄存器中。

技術領域

本說明書一個或多個實施例涉及區塊鏈技術領域，尤其涉及一種基于FPGA的安全智能合約處理器的高效運算方法及裝置。

背景技術

區塊鏈技術構建在傳輸網絡(例如點對點網絡)之上。傳輸網絡中的網絡節點利用鏈式數據結構來驗證與存儲數據，并采用分布式節點共識算法來生成和更新數據。

目前企業級的區塊鏈平臺技術上最大的兩個挑戰就是隱私和性能，往往這兩個挑戰很難同時解決。大多解決方案都是通過損失性能換取隱私，或者不大考慮隱私去追求性能。常見的解決隱私問題的加密技術，如同態加密(Homomorphic encryption)和零知識證明(Zero-knowledge proof)等復雜度高，通用性差，而且還可能帶來嚴重的性能損失。

可信執行環境(Trusted Execution Environment,TEE)是另一種解決隱私問題的方式。TEE可以起到硬件中的黑箱作用，在TEE中執行的代碼和數據操作系統層都無法偷窺，只有代碼中預先定義的接口才能對其進行操作。在效率方面，由于TEE的黑箱性質，在TEE中進行運算的是明文數據，而不是同態加密中的復雜密碼學運算，計算過程效率沒有損失，因此與TEE相結合可以在性能損失較小的前提下很大程度上提升區塊鏈的安全性和隱私性。目前工業界十分關注TEE的方案，幾乎所有主流的芯片和軟件聯盟都有自己的TEE解決方案，包括軟件方面的TPM(Trusted Platform Module，可信賴平臺模塊)以及硬件方面的Intel SGX(Software Guard Extensions,軟件保護擴展)、ARM Trustzone(信任區)和AMDPSP(Platform Security Processor，平臺安全處理器)。

發明內容

有鑒于此，本說明書一個或多個實施例提供一種基于FPGA的安全智能合約處理器的高效運算方法及裝置。

為實現上述目的，本說明書一個或多個實施例提供技術方案如下：

根據本說明書一個或多個實施例的第一方面，提出了一種基于FPGA的安全智能合約處理器的高效運算方法，包括：

FPGA結構將存儲器中已部署的電路邏輯配置文件加載至FPGA芯片上，以在所述FPGA芯片上形成編譯器模塊、用于實現虛擬機邏輯的片上處理器、操作數棧和所述操作數棧的關聯寄存器；

所述FPGA結構通過所述編譯器模塊將智能合約的代碼程序編譯為相應的機器碼程序，使所述機器碼程序所涉及的操作數被寫入所述操作數棧后，位于棧頂的操作數被彈出以填充至所述關聯寄存器；

所述FPGA結構將所述機器碼程序傳入所述片上處理器，使所述片上處理器在執行所述機器碼程序的過程中，對所述關聯寄存器中的操作數進行處理。

根據本說明書一個或多個實施例的第二方面，提出了一種基于FPGA的安全智能合約處理器的高效運算裝置，包括：

加載單元，使FPGA結構將存儲器中已部署的電路邏輯配置文件加載至FPGA芯片上，以在所述FPGA芯片上形成編譯器模塊、用于實現虛擬機邏輯的片上處理器、操作數棧和所述操作數棧的關聯寄存器；

編譯單元，使所述FPGA結構通過所述編譯器模塊將智能合約的代碼程序編譯為相應的機器碼程序，使所述機器碼程序所涉及的操作數被寫入所述操作數棧后，位于棧頂的操作數被彈出以填充至所述關聯寄存器；