[發明專利]基于FPGA的安全智能合約處理器的高效運算方法及裝置

有效

• 申請號: 201910914117.3
• 申請日: 2019-09-25
• 公開（公告）號: CN110704368B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 潘國振;魏長征;閆鶯;郭學鵬
• 申請（專利權）人: 支付寶（杭州）信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 李威

1.一種基于FPGA的安全智能合約處理器的高效運算方法，包括：

FPGA結構將存儲器中已部署的電路邏輯配置文件加載至FPGA芯片上，以在所述FPGA芯片上形成用于實現虛擬機邏輯的片上處理器和操作數棧，所述操作數棧的頂部空間為關聯寄存器、剩余空間為內存空間，所述操作數棧中的數據基于先入后出的處理原則；

所述FPGA結構將智能合約的代碼程序傳入所述片上處理器，使所述片上處理器將所述代碼程序涉及的操作數存入所述操作數棧時，優先存入所述關聯寄存器中。

2.根據權利要求1所述的方法，所述關聯寄存器的數量為一個或多個。

3.根據權利要求2所述的方法，所述關聯寄存器的數量為兩個。

4.根據權利要求1所述的方法，在所述關聯寄存器的數量為多個且多個關聯寄存器中的操作數涉及多元運算的情況下，所述片上處理器在執行所述多元運算后并行實施下述操作：向一指定的關聯寄存器寫入運算結果，輸出位于所述內存空間中的操作數以填充空閑的關聯寄存器。

5.根據權利要求1所述的方法，所述代碼程序為字節碼程序。

6.根據權利要求5所述的方法，所述字節碼程序由編譯器對高級語言程序進行編譯得到。

7.根據權利要求1所述的方法，所述片上處理器采用字節碼指令集。

8.根據權利要求1所述的方法，還包括：

所述FPGA結構從所屬的區塊鏈節點處獲得經過加密的隱私交易，并將所述隱私交易傳入所述FPGA芯片上的解密模塊以得到明文交易內容；其中，所述解密模塊由所述已部署的電路邏輯配置文件在所述FPGA芯片上形成；

在所述隱私交易用于部署智能合約的情況下，所述FPGA結構從所述明文交易內容中提取所述代碼程序；

在所述隱私交易用于調用智能合約的情況下，所述FPGA結構從所述明文交易內容中提取合約地址，并基于所述合約地址獲取所述代碼程序。

9.根據權利要求8所述的方法，所述FPGA結構基于所述合約地址獲取所述代碼程序，包括：

所述FPGA結構向所述區塊鏈節點請求并獲得所述合約地址對應的加密后代碼程序；

所述FPGA結構將所述加密后代碼程序傳入所述解密模塊，以解密得到所述代碼程序。

10.根據權利要求1所述的方法，還包括：

所述FPGA結構將所述代碼程序運行后更新的合約狀態存儲于所述FPGA芯片的片上存儲空間；或者，

所述FPGA結構通過所述FPGA芯片上的加密模塊對所述代碼程序運行后更新的合約狀態進行加密，并將加密后合約狀態存儲于所述FPGA芯片之外的外部存儲空間；其中，所述加密模塊由所述已部署的電路邏輯配置文件在所述FPGA芯片上形成。

11.根據權利要求1所述的方法，所述虛擬機邏輯包括：以太坊虛擬機的執行邏輯或者WASM虛擬機的執行邏輯。

12.一種基于FPGA的安全智能合約處理器的高效運算裝置，包括：

加載單元，使FPGA結構將存儲器中已部署的電路邏輯配置文件加載至FPGA芯片上，以在所述FPGA芯片上形成用于實現虛擬機邏輯的片上處理器和操作數棧，所述操作數棧的頂部空間為關聯寄存器、剩余空間為內存空間，所述操作數棧中的數據基于先入后出的處理原則；

執行單元，使所述FPGA結構將智能合約的代碼程序傳入所述片上處理器，使所述片上處理器將所述代碼程序涉及的操作數存入所述操作數棧時，優先存入所述關聯寄存器中。

13.一種電子設備，包括：

處理器；

用于存儲處理器可執行指令的存儲器；

其中，所述處理器通過運行所述可執行指令以實現如權利要求1-11中任一項所述的方法。

14.一種計算機可讀存儲介質，其上存儲有計算機指令，該指令被處理器執行時實現如權利要求1-11中任一項所述方法的步驟。