[發(fā)明專利]一種穿墻成像雷達雙基頻三通道時基控制電路

在審

• 申請?zhí)枺?/td>: 201910864044.1
• 申請日: 2019-09-12
• 公開（公告）號: CN112485791A
• 公開（公告）日: 2021-03-12
• 發(fā)明（設(shè)計）人: 崔振興;張志文
• 申請（專利權(quán)）人: 青島中電眾益智能科技發(fā)展有限公司
• 主分類號: G01S13/89
• 分類號: G01S13/89;G01S7/02;G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：包括FPGA時序控制電路、可編程時序控制電路、系統(tǒng)時鐘電路、參考時鐘電路和三路并聯(lián)設(shè)置的延時脈沖輸出電路；

所述FPGA時序控制電路包括FPGA模塊，所述FPGA模塊與系統(tǒng)時鐘電路電連接，所述FPGA模塊包括：

初始脈沖輸出端，用于輸出初始脈沖，所述初始脈沖的延時時間間隔△T等于一個所述系統(tǒng)時鐘周期；

一個10位延時控制數(shù)據(jù)端，用于輸出延時數(shù)據(jù)；

一個6位微調(diào)控制數(shù)據(jù)端、用于輸出微調(diào)數(shù)據(jù)；

選通信號輸出端，用于輸出控制所述三路延時脈沖輸出電路選通的通道選通信號；

所述可編程時序控制電路，包括：ECL調(diào)理電路、可編程延時芯片和微調(diào)DAC芯片，所述10位延時控制數(shù)據(jù)端通過數(shù)據(jù)總線與所述延時芯片電連接，所述6位微調(diào)控制數(shù)據(jù)端也通過數(shù)據(jù)總線與所述微調(diào)DAC芯片電連接；

所述參考時鐘電路和所述初始脈沖輸出端電連接至所述ECL調(diào)理電路，所述ECL調(diào)理電路用于將所述初始脈沖進行ECL電平轉(zhuǎn)換并與參考時鐘同步；

所述ECL調(diào)理電路還包括一個用于輸出第二循環(huán)延時脈沖的第二循環(huán)延時輸出端，所述第二循環(huán)延時脈沖的延時間隔△t等于一個所述參考時鐘周期，且延時間隔△T是延時間隔△t的整數(shù)倍；

所述可編程延時芯片包括：

一個與所述第二循環(huán)延時輸出端電連接的延時脈沖輸入端；

一個微調(diào)數(shù)據(jù)端口，與所述微調(diào)DAC芯片的微調(diào)數(shù)據(jù)輸出端電連接，用于接收所述微調(diào)DAC芯片輸出的微調(diào)數(shù)據(jù)；

一個延時脈沖輸出端，用于輸出第三循環(huán)延時脈沖，所述第三循環(huán)延時脈沖的延時間隔為Δτ，延時間隔△t為延時間隔△τ的整數(shù)倍，所述延時脈沖輸出端分別與三路延時脈沖輸出電路電連接。

2.如權(quán)利要求1所述的一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：所述所述FPGA模塊通過I2C接口與上位機通信。

3.如權(quán)利要求1所述的一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：所述參考時鐘電路是ECL差分時鐘電路。

4.如權(quán)利要求1所述的一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：初始脈沖輸出端包括第一輸出端和第二輸出端，所述第一輸出端與所述ECL調(diào)理電路電連接，第二輸出端與所述參考時鐘電路通過第一同步電路與參考脈沖輸出電路電連接，所述參考脈沖輸出電路用于輸出同步的初始脈沖。

5.如權(quán)利要求1所述的一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：所述延時脈沖輸出端與所述參考時鐘電路通過第二同步電路與所述延時脈沖輸出電路電連接。

6.如權(quán)利要求1所述的一種穿墻成像雷達雙基頻三通道時基控制電路，其特征在于：所述延時脈沖輸出電路包括用于將所述延伸脈沖轉(zhuǎn)換成差分信號的差分驅(qū)動器和用于將所述差分信號合成為單脈沖輸出的脈沖驅(qū)動器。