[發明專利]一種半導體器件的制作方法和半導體器件有效
| 申請號： | 201910832790.2 | 申請日： | 2019-09-04 |
| 公開（公告）號： | CN112447845B | 公開（公告）日： | 2022-06-24 |
| 發明（設計）人： | 梁旦業;汪廣羊 | 申請（專利權）人： | 無錫華潤上華科技有限公司 |
| 主分類號： | H01L29/78 | 分類號： | H01L29/78;H01L29/08;H01L21/336;H01L21/265 |
| 代理公司： | 北京市磐華律師事務所 11336 | 代理人： | 高偉 |
| 地址： | 214028 江蘇省無*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 半導體器件 制作方法 | ||
1.一種半導體器件的制作方法，所述半導體器件為GGNMOS器件，其特征在于，包括：
提供半導體襯底，在所述半導體襯底上形成有柵極結構；
執行輕摻雜源漏離子注入工藝，以在所述柵極結構兩側的所述半導體襯底中形成輕摻雜源漏區；
執行袋區離子注入工藝，以在所述輕摻雜源漏區底部形成袋型離子注入區；
執行源漏離子注入工藝，以在所述柵極兩側的所述半導體襯底中形成源漏區，其中，所述輕摻雜源漏區、所述袋型離子注入區和所述源漏區共同構成在所述柵極結構下方具有傾斜的形貌的源漏極，所述源漏極的表面電阻大，底部電阻小，在靜電放電過程中，漏極底部的電流路徑小于表面電流路徑。
2.如權利要求1所述的制作方法，其特征在于，所述源漏離子注入工藝為垂直離子注入。
3.如權利要求1所述的制作方法，其特征在于，在所述執行袋區離子注入工藝之后所述執行源漏離子注入工藝之前，還包括在所述柵極結構兩側形成間隙壁的結構。
4.如權利要求1所述的制作方法，其特征在于，所述輕摻雜源漏離子注入工藝注入的能量范圍為45-60KeV，注入的劑量范圍為1-2E13cm-3。
5.如權利要求1所述的制作方法，其特征在于，所述袋區離子注入工藝為傾斜離子注入。
6.如權利要求1所述的制作方法，其特征在于，所述袋區離子注入工藝注入的能量范圍為45-60KeV，注入的劑量范圍為3-5E12cm-3。
7.如權利要求1所述的制作方法，其特征在于，所述輕摻雜源漏離子注入工藝和所述袋區離子注入工藝在同一圖案化的掩膜下進行離子注入。
8.如權利要求1所述的制作方法，其特征在于，所述半導體襯底為P型半導體襯底。
9.一種半導體器件，其特征在于，采用如權利要求1所述的制作方法制作。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于無錫華潤上華科技有限公司，未經無錫華潤上華科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910832790.2/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
