[發(fā)明專利]金屬柵極形成方法及其形成結(jié)構(gòu)在審
| 申請(qǐng)?zhí)枺?/td> | 201910816297.1 | 申請(qǐng)日: | 2019-08-30 |
| 公開(公告)號(hào): | CN111128890A | 公開(公告)日: | 2020-05-08 |
| 發(fā)明(設(shè)計(jì))人: | 李宜靜;鄭雅云;林浩宇;陳奕升;許家銘;柯志欣;幸仁·萬 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | H01L21/8238 | 分類號(hào): | H01L21/8238;H01L21/336;H01L27/092 |
| 代理公司: | 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 龔詩靖 |
| 地址: | 中國臺(tái)灣新竹市*** | 國省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 金屬 柵極 形成 方法 及其 結(jié)構(gòu) | ||
本發(fā)明實(shí)施例涉及金屬柵極形成方法及其形成結(jié)構(gòu)。本揭露提供一種形成半導(dǎo)體結(jié)構(gòu)的方法,其包括:提供襯底;在所述襯底中形成第一對(duì)源極/漏極區(qū);在所述襯底上方放置層間介電質(zhì)層,所述層間介電質(zhì)層具有介于所述第一對(duì)源極/漏極區(qū)之間的第一溝槽;在所述第一溝槽中沉積介電質(zhì)層;在所述介電質(zhì)層上方沉積障壁層;從所述第一溝槽移除所述障壁層以曝光所述介電質(zhì)層;在所述第一溝槽中的所述介電質(zhì)層上方沉積功函數(shù)層;及在所述第一溝槽中的所述功函數(shù)層上方沉積導(dǎo)電層。
技術(shù)領(lǐng)域
本發(fā)明實(shí)施例涉及金屬柵極形成方法及其形成結(jié)構(gòu)。
背景技術(shù)
隨著技術(shù)演進(jìn),半導(dǎo)體裝置的設(shè)計(jì)及制造鑒于其等更小尺寸、增強(qiáng)功能及更復(fù)雜電路而變得更加復(fù)雜。因此,不斷需要修改制造半導(dǎo)體裝置及其結(jié)構(gòu)的方法以便改良裝置穩(wěn)健性并且降低成本及處理時(shí)間。據(jù)此,特定地關(guān)注于改良晶體管中的金屬柵極(MG)電極的性能。一種形成MG電極的工藝稱為后柵極工藝,而另一形成工藝稱為先柵極工藝。后柵極工藝允許在形成柵極之后執(zhí)行減少數(shù)目個(gè)后續(xù)工藝,包括高溫操作。
發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種形成半導(dǎo)體結(jié)構(gòu)的方法,其包含:提供襯底;在所述襯底中形成第一對(duì)源極/漏極區(qū);在所述襯底上方放置層間介電質(zhì)層,所述層間介電質(zhì)層具有所述第一對(duì)源極/漏極區(qū)之間的第一溝槽;在所述第一溝槽中沉積介電質(zhì)層;在所述介電質(zhì)層上方沉積障壁層;從所述第一溝槽移除所述障壁層以曝光所述介電質(zhì)層;在所述第一溝槽中的所述介電質(zhì)層上方沉積功函數(shù)層;及在所述第一溝槽中的所述功函數(shù)層上方沉積導(dǎo)電層。
本發(fā)明的實(shí)施例涉及一種形成半導(dǎo)體結(jié)構(gòu)的方法,其包含:在襯底中形成第一對(duì)源極/漏極區(qū)及第二對(duì)源極/漏極區(qū);在所述襯底上方沉積層間介電質(zhì)層,所述層間介電質(zhì)層具有所述第一對(duì)源極/漏極區(qū)之間的第一溝槽及所述第二對(duì)源極/漏極區(qū)之間的第二溝槽;在所述第一溝槽及所述第二溝槽中分別沉積柵極介電質(zhì)層;在所述第一溝槽及所述第二溝槽中的所述柵極介電質(zhì)層上方沉積障壁層;在所述第一溝槽及所述第二溝槽中沉積功函數(shù)層;從所述第一溝槽減小所述障壁層的厚度,同時(shí)使障壁堆疊在所述第二溝槽中保持完整;及在所述第一溝槽及所述第二溝槽中的所述功函數(shù)層上方沉積導(dǎo)電層。
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu),其包含:襯底;第一對(duì)源極/漏極區(qū)及第二對(duì)源極/漏極區(qū),其等在所述襯底中;第一柵極堆疊及第二柵極堆疊,其等分別在所述襯底上方所述第一對(duì)源極/漏極區(qū)之間及所述第二對(duì)源極/漏極區(qū)之間,各柵極堆疊包含:柵極介電質(zhì)層,其在所述襯底上方;功函數(shù)層,其由所述柵極介電質(zhì)層環(huán)繞;及導(dǎo)電層,其由所述功函數(shù)層環(huán)繞,其中所述第一柵極堆疊進(jìn)一步包括在所述柵極介電質(zhì)層與所述功函數(shù)層之間不存在于所述第二柵極堆疊中的障壁層。
附圖說明
當(dāng)結(jié)合附圖閱讀時(shí),從下文詳細(xì)描述最好地理解本揭露的方面。應(yīng)注意,根據(jù)標(biāo)準(zhǔn)行業(yè)實(shí)踐,各種構(gòu)件不一定按比例繪制。事實(shí)上,為清楚論述起見,可任意增大或減小各種構(gòu)件的尺寸。
圖1A到1T為展示根據(jù)一些實(shí)施例的制造半導(dǎo)體裝置的方法的中間階段的示意性剖面圖。
圖2為根據(jù)一些實(shí)施例的半導(dǎo)體裝置的柵極堆疊的放大示意性剖面圖。
圖3為展示根據(jù)一些實(shí)施例的相對(duì)于柵極填充比的裝置性能的示意圖。
具體實(shí)施方式
下文揭露提供用于實(shí)施所提供標(biāo)的物的不同特征的不同實(shí)施例或?qū)嵗O挛拿枋鼋M件及布置的特定實(shí)例以簡(jiǎn)化本揭露。當(dāng)然,此等僅僅為實(shí)例且并非意欲于限制性。例如,在下文描述中第一構(gòu)件形成于第二構(gòu)件上方或上可包括其中第一構(gòu)件及第二構(gòu)件經(jīng)形成為直接接觸的實(shí)施例,且也可包括其中額外構(gòu)件可經(jīng)形成于第一構(gòu)件與第二構(gòu)件之間使得第一構(gòu)件及第二構(gòu)件可不直接接觸的實(shí)施例。另外,本揭露可在各項(xiàng)實(shí)例中重復(fù)元件符號(hào)及/或字母。此重復(fù)出于簡(jiǎn)化及清楚的目的且本身不規(guī)定所論述的各項(xiàng)實(shí)施例及/或配置之間的關(guān)系。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910816297.1/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





