[發(fā)明專利]半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910813308.0
• 申請(qǐng)日: 2011-02-14
• 公開（公告）號(hào): CN110718557A
• 公開（公告）日: 2020-01-21
• 發(fā)明（設(shè)計(jì)）人: 山崎舜平;鄉(xiāng)戶宏充
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社半導(dǎo)體能源研究所
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L29/786
• 代理公司: 72001 中國(guó)專利代理(香港)有限公司
• 代理人: 何欣亭;楊美靈

1.一種處理器，包括：

寄存器陣列；

算術(shù)邏輯單元，操作地連接到所述寄存器陣列；以及

指令寄存器，操作地連接到所述算術(shù)邏輯單元，

其中所述處理器的一部分包括第一晶體管和第二晶體管，以及

其中所述第一晶體管的柵電極電連接到所述第二晶體管的源電極和漏電極之一。

2.一種處理器，包括：

寄存器陣列；

算術(shù)邏輯單元，操作地連接到所述寄存器陣列；以及

指令寄存器，操作地連接到所述算術(shù)邏輯單元，

其中所述處理器的一部分包括第一晶體管和第二晶體管，

其中所述第一晶體管的柵電極電連接到所述第二晶體管的源電極和漏電極之一，以及

其中在所述第二晶體管的柵極絕緣層上形成所述第二晶體管的柵電極。

3.如權(quán)利要求1或2所述的處理器，

其中所述第二晶體管的所述源電極和所述漏電極嵌在絕緣層中，以及

其中在所述絕緣層的上表面與所述第二晶體管的所述源電極和所述漏電極的上表面之間存在高度差。

4.如權(quán)利要求3所述的處理器，

其中所述絕緣層的所述上表面與所述第二晶體管的溝道形成區(qū)接觸，以及

其中所述絕緣層的所述上表面具有1nm或更少的均方根粗糙度。

5.如權(quán)利要求3所述的處理器，其中所述絕緣層的所述上表面與所述第二晶體管的所述源電極和所述漏電極的所述上表面之間的所述高度差是5nm或更多。

6.如權(quán)利要求3所述的處理器，其中所述絕緣層的所述上表面與所述第二晶體管的所述源電極和所述漏電極的所述上表面之間的所述高度差是20nm或更少。

7.如權(quán)利要求3所述的處理器，其中所述第二晶體管的所述源電極和所述漏電極的所述上表面部分地被所述絕緣層覆蓋。

8.如權(quán)利要求1或2所述的處理器，其中所述處理器是CPU。

9.如權(quán)利要求1或2所述的處理器，還包括：

半導(dǎo)體襯底，其中在所述半導(dǎo)體襯底中形成所述第一晶體管的溝道形成區(qū)；以及

在所述第一晶體管上的層間絕緣層，其中在所述層間絕緣層上形成所述第二晶體管。

10.如權(quán)利要求1或2所述的處理器，還包括：

絕緣襯底，其中所述第一晶體管包括半導(dǎo)體層，所述半導(dǎo)體層包括溝道形成區(qū)，并且其中在所述絕緣襯底上形成所述半導(dǎo)體層；以及

在所述第一晶體管上的層間絕緣層，其中在所述層間絕緣層上形成所述第二晶體管。

11.如權(quán)利要求1或2所述的處理器，

其中所述第一晶體管的溝道形成區(qū)包括硅，以及

其中所述第二晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體。