[發明專利]一種柵約束硅控整流器ESD器件及其實現方法

有效

• 申請號: 201910809013.6
• 申請日: 2019-08-29
• 公開（公告）號: CN110518011B
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 朱天志
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明公開了一種柵約束硅控整流器ESD器件及其實現方法，通過將現有柵約束硅控整流器ESD器件的肖特基結去掉，于高濃度N型摻雜(24)與第二浮柵(50)之間插入低濃度P型輕摻雜(22)，并于所述低濃度P型輕摻雜(22)上表面形成金屬硅化物，與所述高濃度N型摻雜(24)一并連接至所述柵約束硅控整流器ESD器件的陰極，本發明可在提升維持電壓的同時，簡化制造工藝，降低因引入肖特基結的界面缺陷，并降低其接觸電阻。

技術領域

本發明涉及半導體集成電路技術領域，特別是涉及一種新型的柵約束硅控整流器ESD(Electro-Static Discharge，靜電釋放)器件及其實現方法。

背景技術

在集成電路防靜電保護設計領域，防靜電保護保護設計窗口一般取決于工作電壓和內部受保護電路的柵氧化層厚度，以一般先進CMOS工藝集成電路的工作電壓為1V左右，柵氧化層厚度約為14A(埃，0.1nm)為例，該先進CMOS工藝集成電路的防靜電保護設計窗口通常為1.2V～2.8V之間，而先進CMOS工藝中的典型GGNMOS(Grounded-Gate NMOS)靜電保護器件的回滯效應的觸發電壓(Vt1)往往大于2.8V，所以業界首先提出了一種如圖1所示的柵約束硅控整流器試圖解決這個問題。

如圖1所示，該現有柵約束硅控整流器ESD器件包括多個淺溝道隔離層(STI，Shallow Trench Isolation)10、高濃度N型摻雜(N+)28、高濃度P型摻雜(P+)20、高濃度N型摻雜(N+)24、高濃度P型摻雜(P+)26、N阱(N-Well)60、P阱(P-Well)70、P型襯底(P-Sub)80、第一浮柵40、第二柵極50以及多個連接摻雜區與電極的金屬硅化物(Silicide)30。

整個ESD器件置于P型襯底(P-Sub)80上，在P型襯底(P-Sub)80左邊生成一個N阱(N-Well)60，在P型襯底(P-Sub)80右邊生成一個P阱(P-Well)70，高濃度N型摻雜(N+)28、高濃度P型摻雜(P+)20置于N阱(N-Well)60上部，高濃度P型摻雜(P+)20、N阱(N-Well)60以及P阱(P-Well)70構成等效PNP三極管結構，高濃度N型摻雜(N+)24、高濃度P型摻雜(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、P阱(P-Well)70與高濃度N型摻雜(N+)24構成等效NPN三極管結構；

在高濃度N型摻雜(N+)28左側放置淺溝道隔離層(STI，Shallow TrenchIsolation)10，高濃度N型摻雜(N+)28、高濃度P型摻雜(P+)20間用N阱(N-Well)60隔離(即其間的間隔為60的一部分)，在該部分N阱上方放置第一浮柵40，高濃度P型摻雜(P+)20的右側為N阱(N-Well)60的一部分，該部分N阱(N-Well)60的寬度為A，高濃度N型摻雜(N+)24、高濃度P型摻雜(P+)26間用淺溝道隔離層(STI，Shallow Trench Isolation)10隔離，高濃度P型摻雜(P+)26右側放置淺溝道隔離層(STI，Shallow Trench Isolation)10，高濃度N型摻雜(N+)24的左側為P阱(P-Well)70的一部分，該部分P阱(P-Well)70的寬度為B；

在高濃度N型摻雜(N+)28的上方、高濃度P型摻雜(P+)20的上方、高濃度N型摻雜(N+)24的上方、高濃度P型摻雜(P+)26的上方生成4個金屬硅化物30，在高濃度N型摻雜(N+)24左側的寬度為B的P阱上方和高濃度P型摻雜(P+)20右側的寬度為A的N阱的上方放置第二柵極50，即第二柵極50在N阱和P阱分界處上方且不覆蓋高濃度P型摻雜(P+)20和高濃度N型摻雜(N+)24；