[發明專利]半導體器件

在審

• 申請號: 201910721140.0
• 申請日: 2019-08-06
• 公開（公告）號: CN110838478A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 韓正勛;金碩煥;金周東;盧晙鏞;徐在源
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;趙莎

1.一種半導體器件，包括：

半導體襯底，所述半導體襯底包括芯片區域和圍繞所述芯片區域的邊緣區域；

下介電層和上介電層，所述下介電層和所述上介電層位于所述半導體襯底上；

再分布芯片焊盤，所述再分布芯片焊盤穿透所述芯片區域中的所述上介電層并連接到芯片焊盤；

工藝監測結構，所述工藝監測結構位于所述邊緣區域中；以及

虛設元件，所述虛設元件位于所述邊緣區域中并且具有比所述上介電層的上表面低的上表面。

2.根據權利要求1所述的半導體器件，其中，所述虛設元件是所述工藝監測結構的一部分，并且包括：

多個虛設金屬結構，所述多個虛設金屬結構位于所述下介電層中并且彼此間隔開；以及

虛設金屬圖案，所述虛設金屬圖案覆蓋所述虛設金屬結構，其中，所述上介電層覆蓋所述虛設金屬圖案。

3.根據權利要求1所述的半導體器件，其中，所述虛設元件包括多個虛設再分布圖案，所述多個虛設再分布圖案穿透所述邊緣區域中的所述上介電層。

4.根據權利要求3所述的半導體器件，其中，當在俯視圖中觀察時，所述多個虛設再分布圖案圍繞所述工藝監測結構。

5.根據權利要求2所述的半導體器件，其中，所述工藝監測結構還包括位于所述上介電層中的多個再分布對準圖案，所述再分布對準圖案與所述虛設金屬圖案接觸。

6.根據權利要求2所述的半導體器件，其中，所述多個虛設金屬結構均包括：

多條堆疊的虛設金屬線，所述多條堆疊的虛設金屬線在一個方向上延伸；以及

多個虛設金屬通路，所述多個虛設金屬通路連接在所述虛設金屬線之間。

7.根據權利要求2所述的半導體器件，其中，當在俯視圖中觀察時，所述虛設金屬圖案與所述多個虛設金屬結構交疊。

8.根據權利要求2所述的半導體器件，其中，所述虛設金屬圖案具有彼此間隔開的多個對準孔，所述對準孔填充有所述上介電層。

9.根據權利要求1所述的半導體器件，其中，所述上介電層具有第二開口，所述第二開口與所述工藝監測結構間隔開，并且暴露所述邊緣區域中的所述下介電層的一部分。

10.根據權利要求9所述的半導體器件，其中，

所述下介電層在所述芯片區域中具有第一厚度，并且

所述下介電層的所述一部分具有小于所述第一厚度的第二厚度。

11.根據權利要求1所述的半導體器件，其中，所述下介電層包括介電常數小于所述上介電層的介電常數的介電材料。

12.根據權利要求2所述的半導體器件，其中：

所述虛設金屬結構包括第一金屬材料，并且

所述虛設金屬圖案包括不同于所述第一金屬材料的第二金屬材料。

13.根據權利要求1所述的半導體器件，其中：

所述上介電層包括：

第一上介電層，所述第一上介電層覆蓋所述芯片焊盤；以及

第二上介電層和第三上介電層，所述第二上介電層和所述第三上介電層堆疊在所述第一上介電層上，并且

所述第二上介電層包括的介電材料不同于所述第一上介電層的介電材料和所述第三上介電層的介電材料。

14.根據權利要求1所述的半導體器件，還包括：

半導體集成電路，所述半導體集成電路位于所述芯片區域中的所述半導體襯底上；以及

多條金屬線和多個金屬通路，所述多條金屬線和所述多個金屬通路位于所述芯片區域中的所述下介電層中，所述金屬線和所述金屬通路將所述半導體集成電路連接到所述芯片焊盤。