[發(fā)明專利]一種相位檢測(cè)器

在審

• 申請(qǐng)?zhí)枺?/td>: 201910695908.1
• 申請(qǐng)日: 2019-07-30
• 公開（公告）號(hào): CN112332838A
• 公開（公告）日: 2021-02-05
• 發(fā)明（設(shè)計(jì)）人: 鄔成;湯小虎
• 申請(qǐng)（專利權(quán)）人: 無錫有容微電子有限公司
• 主分類號(hào): H03L7/085
• 分類號(hào): H03L7/085;G06F30/30
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 陳麗

本申請(qǐng)公開了一種相位檢測(cè)器，該相位檢測(cè)器包括基礎(chǔ)信號(hào)檢測(cè)模塊以及不同類型的多個(gè)相位輸出模塊，各個(gè)所述相位輸出模塊的輸入端均分別與所述基礎(chǔ)信號(hào)檢測(cè)模塊連接，用于在使能后輸出對(duì)應(yīng)的相位檢測(cè)結(jié)果信號(hào)；其中，不同類型的所述相位輸出模塊的信號(hào)速率性能不同。本申請(qǐng)利用不同類型的多個(gè)相位輸出模塊，可將相位檢測(cè)器配置為多種不同的速率性能模式，拓展了相位檢測(cè)器的速率性能模式的多樣性；通過在高頻情況下采用低速率性能模式，可有效降低對(duì)數(shù)據(jù)恢復(fù)電路中其他器件的頻率范圍要求，進(jìn)而降低了數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)難度。

技術(shù)領(lǐng)域

本申請(qǐng)涉及電子設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種相位檢測(cè)器。

背景技術(shù)

目前，數(shù)據(jù)恢復(fù)電路主要有兩種架構(gòu)，一種如圖1所示，基于鎖相環(huán)(Phase LockedLoop，PLL)而實(shí)現(xiàn)，主要包括相位檢測(cè)器(Phase Detector，PD)、電荷泵(Charge Pump，CP)、壓控振蕩器(Voltage-Controlled Oscillator，VCO)；另一種如圖2所示，基于延遲鎖相環(huán)(Delay Locked Loop，DLL)而實(shí)現(xiàn)，主要包括相位檢測(cè)器、電荷泵、相位插值器(PhaseInterpolator，PI)。其中，相位檢測(cè)器在數(shù)據(jù)恢復(fù)電路中具有舉足輕重的作用，用于檢測(cè)數(shù)據(jù)與時(shí)鐘的相位差，以便環(huán)路根據(jù)相位差調(diào)整時(shí)鐘相位的快慢，最終使得時(shí)鐘跟蹤上數(shù)據(jù)的變化，恢復(fù)出正確的數(shù)據(jù)。

然而，現(xiàn)有技術(shù)中的相位檢測(cè)器的類型單一，往往只能工作在一種速率模式下，由此，給壓控振蕩器或插值器的設(shè)計(jì)帶來了相當(dāng)大的挑戰(zhàn)。例如，根據(jù)hdmi 1.4和hdmi 2.0協(xié)議，輸入的數(shù)據(jù)速率范圍要求為250Mb/s到5.94Mb/s。對(duì)于基于PLL的數(shù)據(jù)恢復(fù)電路架構(gòu)，若PD采用單一的半速率線性PD，那么壓控振蕩器的范圍須為125MHz-2.97GHz，最高工作頻率與最低工作頻率比為近24倍，需要將多個(gè)壓控振蕩器拼接在一起才可能工作在這么寬的范圍，極大地增加了芯片面積和設(shè)計(jì)復(fù)雜性。對(duì)于基于DLL的數(shù)據(jù)恢復(fù)電路架構(gòu)，若PD采用單一類型的半速率線性PD，那么相位插值器的輸入頻率范圍須為125MHz-2.97GHz，這對(duì)于插值器的設(shè)計(jì)而言是個(gè)不小的挑戰(zhàn)，因?yàn)閷?duì)于低頻率來說，需要先把低頻的方波信號(hào)整成三角波信號(hào)后，才能輸入插值器進(jìn)行插值，而對(duì)高頻信號(hào)來說，又必須具有一定的正增益把輸入信號(hào)放大后才能輸入插值器進(jìn)行插值，即，插值器的輸入緩沖必須具有非常大的帶寬可調(diào)范圍，設(shè)計(jì)難度較高。

鑒于此，提供一種解決上述技術(shù)問題的方案，已經(jīng)是本領(lǐng)域技術(shù)人員所亟需關(guān)注的。

發(fā)明內(nèi)容

本申請(qǐng)的目的在于提供一種相位檢測(cè)器，以便有效擴(kuò)展相位檢測(cè)器的速率性能模式的多樣式，進(jìn)而降低對(duì)數(shù)據(jù)恢復(fù)電路中其他電路器件的設(shè)計(jì)難度。

為解決上述技術(shù)問題，本申請(qǐng)公開了一種相位檢測(cè)器，包括基礎(chǔ)信號(hào)檢測(cè)模塊以及不同類型的多個(gè)相位輸出模塊，各個(gè)所述相位輸出模塊的輸入端均分別與所述基礎(chǔ)信號(hào)檢測(cè)模塊連接，用于在使能后輸出對(duì)應(yīng)的相位檢測(cè)結(jié)果信號(hào)；

其中，不同類型的所述相位輸出模塊的信號(hào)速率性能不同。

可選地，所述相位輸出模塊的數(shù)量為三個(gè)；

其中，第一相位輸出模塊為1/2速率的線性相位輸出模塊，用于在時(shí)鐘信號(hào)速率為數(shù)據(jù)信號(hào)速率的1/2時(shí)被使能工作；第二相位輸出模塊為1/2速率的非線性相位輸出模塊，用于在時(shí)鐘信號(hào)速率為數(shù)據(jù)信號(hào)速率的1/2時(shí)被使能工作；第三相位輸出模塊為1/4速率的線性相位輸出模塊，用于在時(shí)鐘信號(hào)速率為數(shù)據(jù)信號(hào)速率的1/4時(shí)被使能工作。

可選地，所述基礎(chǔ)信號(hào)檢測(cè)模塊包括四個(gè)D觸發(fā)器組，各個(gè)D觸發(fā)器組均包括時(shí)鐘輸入端相連接的第一D觸發(fā)器和第二D觸發(fā)器；輸入至各個(gè)D觸發(fā)器組的時(shí)鐘信號(hào)分別為相位依次相差90°的CKI信號(hào)、CKQ信號(hào)、CKIB信號(hào)、CKQB信號(hào)；