[發明專利]存儲器裝置有效
| 申請號: | 201910660657.3 | 申請日: | 2019-07-22 |
| 公開(公告)號: | CN110364202B | 公開(公告)日: | 2021-08-24 |
| 發明(設計)人: | 陳忱;司強 | 申請(專利權)人: | 上海兆芯集成電路有限公司 |
| 主分類號: | G11C11/406 | 分類號: | G11C11/406;G11C11/4063 |
| 代理公司: | 北京市柳沈律師事務所 11105 | 代理人: | 徐協成 |
| 地址: | 201203 上海市張*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲器 裝置 | ||
1.一種存儲器裝置,包括:
存儲器控制單元,用以提供寫輸入時鐘及第一控制值;以及
寫輸出時鐘裝置,依據該寫輸入時鐘產生多個內部時鐘,且依據該存儲器控制單元的控制,從所述多個內部時鐘中選擇一目標內部時鐘再依據該第一控制值加以延遲后,作為寫輸出時鐘而輸出至存儲器單元;
其中,該存儲器單元依據該寫輸出時鐘產生數據信號;該存儲器控制單元接收該數據信號,并且根據該數據信號的電位判斷該寫輸出時鐘是否符合該存儲器單元的時序需求;
其中,當判斷該寫輸出時鐘為不符合該時序需求時,該存儲器控制單元改變該第一控制值和/或更改所選擇的該目標內部時鐘,進而改變該寫輸出時鐘,
其中該寫輸出時鐘裝置包括時鐘延遲單元,該時鐘延遲單元耦接該寫輸入時鐘及第二控制值以產生該多個內部時鐘,該時鐘延遲單元包括初始延時鏈、可調節延時單元、以及時鐘反相電路。
2.如權利要求1所述的存儲器裝置,其中該寫輸出時鐘裝置還包括時鐘選擇單元,耦接該多個內部時鐘及該存儲器控制單元;其中該存儲器控制單元控制該時鐘選擇單元選擇該多個內部時鐘的其中之一作為該目標內部時鐘。
3.如權利要求2所述的存儲器裝置,當該存儲器控制單元改變該第一控制值并與該第二控制值相等時,如果該存儲器控制單元判斷該寫輸出時鐘不符合該時序需求,該存儲器控制單元控制該時鐘選擇單元更改所選擇的該目標內部時鐘。
4.如權利要求2所述的存儲器裝置,其中該多個內部時鐘包括第一至第四內部時鐘;其中該第一內部時鐘與該寫輸入時鐘具有相同的時鐘周期;該第二內部時鐘比該第一內部時鐘延遲四分之一該時鐘周期;該第三內部時鐘比該第一內部時鐘延遲二分之一該時鐘周期;以及該第四內部時鐘比該第一內部時鐘延遲四分之三該時鐘周期。
5.如權利要求4所述的存儲器裝置,其中該時鐘選擇單元依序選擇該第一至第四內部時鐘的其中之一做為該目標內部時鐘。
6.如權利要求4所述的存儲器裝置,如果該存儲器控制單元判斷該寫輸出時鐘符合該時序需求,該存儲器控制單元輸出寫輸入數據。
7.如權利要求6所述的存儲器裝置,還包括寫輸出生成裝置,耦接該寫輸入數據,并依據該寫輸出時鐘及該多個內部時鐘產生寫輸出數據給該存儲器單元。
8.如權利要求7所述的存儲器裝置,其中該寫輸出生成裝置包括:
第一數據采樣電路,耦接該寫輸入數據及該第三內部時鐘以產生第一內部數據;
第二數據采樣電路,耦接該寫輸入數據及該第四內部時鐘以產生第二內部數據;
第三數據采樣電路,耦接該第一內部數據及該第一內部時鐘以產生第三內部數據;
第四數據采樣電路,耦接該第一內部數據及該第二內部時鐘以產生第四內部數據;以及
數據選擇電路,依據該寫輸出時鐘選擇該第一至第四內部數據以產生該寫輸出數據。
9.如權利要求1所述的存儲器裝置,還包括該存儲器單元。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海兆芯集成電路有限公司,未經上海兆芯集成電路有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910660657.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件
- 下一篇:一種支撐存儲內計算的存儲系統及計算方法





