[發明專利]一種基于FPGA的金融數據流控裝置和流控方法

有效

• 申請號: 201910646171.4
• 申請日: 2019-07-17
• 公開（公告）號: CN110297785B
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 左佳;應根軍;方逸洲;胡放明
• 申請（專利權）人: 上海儀電（集團）有限公司中央研究院;上海華鑫股份有限公司
• 主分類號: G06F13/12
• 分類號: G06F13/12;G06F13/42
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 翁惠瑜

1.一種基于FPGA的金融數據流控裝置，其特征在于，包括FPGA加速板卡，該FPGA加速板卡包括：

物理層接口模塊，用于獲取網絡包數據，并在物理層解析所述網絡包數據；

數據包識別模塊，用于根據解析結果識別數據包類型；

路徑判決模塊，用于根據數據包類型選擇傳輸路徑，所述傳輸路徑包括緩存路徑和上傳路徑；

緩存模塊，用于對屬于緩存路徑的數據包進行緩存；

DMA模塊，用于將屬于上傳路徑的數據包上傳至服務器；

定時模塊，基于漏桶算法，定時對服務器狀態進行檢查，當服務器狀態為空閑時，將緩存模塊中屬于緩存路徑的數據包轉為屬于上傳路徑的數據包；

所述識別數據包類型具體為：提取特征值數據段，對該數據段進行判定，判斷對應數據包是否為待緩存數據；

所述選擇傳輸路徑具體為：

若接收到的數據包括為待緩存數據且此時服務器是否處于繁忙狀態，則將對應數據包設置于緩存路徑，否則對應數據包設置于上傳路徑。

2.根據權利要求1所述的基于FPGA的金融數據流控裝置，其特征在于，所述物理層接口模塊與以太網絡連接。

3.根據權利要求1所述的基于FPGA的金融數據流控裝置，其特征在于，所述數據包識別模塊設有多個，不同的配置地址和端口的數據包進入不同的數據包識別模塊。

4.根據權利要求1所述的基于FPGA的金融數據流控裝置，其特征在于，還包括：

緩存空間檢查模塊，用于實時檢查緩存模塊的剩余緩存空間，當剩余緩存空間小于設定值時，啟動緩存模塊的釋放動作。

5.根據權利要求1所述的基于FPGA的金融數據流控裝置，其特征在于，所述DMA模塊還包括：

動態調節單元，用于讀取FPGA加速板卡內阻塞狀態和緩存數據大小，動態調節緩存模塊的釋放速率；

配置單元，用于通過PCIe接口獲取針對FPGA加速板卡的動態配置信息。

6.一種采用如權利要求1-5任一所述的金融數據流控裝置的基于FPGA的金融數據流控方法。