[發明專利]一種改善晶圓表面微顆粒殘留的方法

在審

• 申請號: 201910643539.1
• 申請日: 2019-07-17
• 公開（公告）號: CN110400749A
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 聶鈺節;聶珊珊;錢洋洋
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/3105
• 分類號: H01L21/3105
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明提供一種改善晶圓表面微顆粒殘留的方法，包括：首先提供等離子反應刻蝕腔體和位于該等離子反應刻蝕腔體中的晶圓，晶圓上設有半導體結構，半導體結構處于第一層金屬溝槽刻蝕完成的工序狀態；然后在晶圓表面形成聚合物保護層；接著在等離子反應刻蝕腔體中通入等離子體源，去除晶圓表面電荷；最后停止通入所述等離子體源，靜置晶圓。本發明通過在第一層金屬溝槽刻蝕工藝對溝槽刻蝕結束后，在后續工藝處理過程中，使用沉積聚合物的氣體源在晶圓表面形成一層保護層，在隨后的去靜電過程中使用大分子氣體源輔助去靜電工藝，將腔體中的細小顆粒吸附帶出刻蝕腔體，解決由于晶圓去電荷過程中帶來的顆粒附著物。

技術領域

本發明涉及半導體制造領域，特別是涉及一種改善晶圓表面微顆粒殘留的方法。

背景技術

第一道金屬連接層是第一層連接金屬鎢接觸孔栓塞的金屬層，為單大馬士革結構，主要作用是將前段器件局部連接并引出。隨著集成電路技術節點逐漸發展到90nm以后，第一金屬連接層刻蝕技術也從傳統的光刻膠作為阻擋層的兩道刻蝕技術發展采用“三明治”結構得多層掩膜一站式刻蝕技術，再到以金屬TiN等作為阻擋層的一站式分立刻蝕技術。

當以金屬TiN等作為第一層金屬溝槽的硬質掩膜技術進行刻蝕工藝時，由于金屬掩膜材質的特殊性，在第一層金屬溝槽刻蝕完以后，晶圓去電荷過程中很容易吸附腔體內壁的刻蝕副產物。第一層金屬連接層是集成電路外接信號經過金屬布線傳遞進入器件之前的最后一道“閘口”，并且第一層金屬連接層還是后段工藝中特征尺寸最小的工藝，由于重要性，工藝整合上對其刻蝕工藝提出了嚴格要求，除了特征尺寸和溝槽形貌的控制嚴格外，對刻蝕缺陷也有嚴格的要求。

在大規模量產過程中，第一層金屬溝槽刻蝕作業腔體隨著作業時數和晶圓數不斷增加，腔體表面累積的聚合物會越來越多，一般都是通過自清潔工藝在晶圓批次與批次之間和晶圓與晶圓之間進行自清潔，但是過多的自清潔工藝一是會嚴重損傷腔體部件，特別是靜電吸盤，會帶來更大密度的缺陷源，二是會導致嚴重的產能損失，作業成本不斷上升。為保證在產品質量和產量上的穩定，需要亟需解決高作業時數下產生的顆粒源。

因此，需要提供一種新的方法來解決上述問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種改善第一層金屬溝槽刻蝕后晶圓表面微顆粒殘留的方法，用于解決現有技術中在大規模量產過程中，第一層金屬溝槽刻蝕作業腔體隨著作業時數和晶圓數不斷增加，腔體表面累積的聚合物會越來越多，自清潔工藝嚴重損傷腔體部件，帶來更大密度的缺陷源，并導致嚴重的產能損失，作業成本不斷上升的問題。

為實現上述目的及其他相關目的，本發明提供改善晶圓表面微顆粒殘留的方法，所述方法至少包括以下步驟：步驟一、提供等離子反應刻蝕腔體和位于該等離子反應刻蝕腔體中的晶圓，所述晶圓上設有半導體結構，所述半導體結構處于第一層金屬溝槽刻蝕完成的工序狀態；步驟二、在所述晶圓表面形成聚合物保護層；步驟三、在所述等離子反應刻蝕腔體中通入等離子體源，去除晶圓表面電荷；步驟四、停止通入所述等離子體源，靜置所述晶圓。

優選地，步驟一中所述半導體結構中的所述第一層金屬采用包含TiN的阻擋層進行刻蝕。

優選地，所述半導體結構的所述第一層金屬刻蝕流程包括：1、提供層疊結構；2、在所述層疊結構表面涂光刻膠；3、按照版圖曝光、顯影并刻蝕所述層疊結構，暴露出所述第一層金屬形成溝槽。

優選地，所述層疊結構自下而上依次為：層間介質層及位于該層間介質層中的第一層金屬、摻雜碳化硅薄膜層、低介電常數的碳化硅層、TEOS層、TiN層、等離子體增強氧化層、底部抗反射層。