[發明專利]半導體結構及其制造方法、存儲器

在審

• 申請號: 201910590955.X
• 申請日: 2019-07-02
• 公開（公告）號: CN112185929A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 劉志拯
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本發明涉及一種半導體結構及其制造方法、存儲器，半導體結構包括：襯底；下電極層，所述下電極層位于部分所述襯底上；絕緣介質層，所述絕緣介質層位于所述下電極層上，且所述絕緣介質層暴露出部分下電極層表面；上電極層，所述上電極層位于所述絕緣介質層上，所述上電極層、所述絕緣介質層以及所述下電極層構成反熔絲電容。本發明有利于改善半導體結構的電學性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構及其制造方法、存儲器。

背景技術

反熔絲(Anti-fuse)一種非常重要的可編程互連單元。例如，在集成電路中設計多個具有相同功能的電路模塊作為備份，當發現其中一個電路模塊失效時，通過熔絲元件將電路模塊和集成電路中的其它功能電路燒斷，而使用具有相同功能的另一個電路模塊取代失效的電路模塊。

反熔絲結構一般為三明治結構，包括上下電極和位于上下電極間的反熔絲介質層。根據反熔絲介質層的材料的不同，目前較為成熟的反熔絲結構主要分為：ONO(氧化硅-氮化硅-氧化硅)反熔絲結構、非晶硅反熔絲結構和氧化物反熔絲結構。對于氧化物反熔絲而言，可以利用柵介質層作為氧化物反熔絲結構中的反熔絲介質層，柵電極層作為反熔絲結構的上電極板，源極、漏極或者位于襯底中的其他摻雜區作為氧化物反熔絲結構中的下電極。

現有技術的具有反熔絲電容的半導結構的性能有待提高。

發明內容

本發明解決的技術問題為提供一種半導體及其制造方法以及存儲器，改善半導體結構的電學性能。

為解決上述技術問題，本發明實施例提供一種半導體結構，包括：襯底；下電極層，所述下電極層位于部分所述襯底上；絕緣介質層，所述絕緣介質層位于所述下電極層上，且所述絕緣介質層暴露出部分下電極層表面；上電極層，所述上電極層位于所述絕緣介質層上，所述上電極層、所述絕緣介質層以及所述下電極層構成反熔絲電容。

另外，所述下電極層的材料與所述上電極層的材料不同，且所述上電極層的電阻小于所述下電極層的電阻。

另外，所述下電極層內具有第一摻雜離子，所述第一摻雜離子用于降低所述下電極層的電阻率；所述上電極層內具有第二摻雜區，所述第二摻雜離子用于降低所述上電極層的電阻率，且所述第二摻雜離子的摻雜濃度大于所述第一摻雜離子的摻雜濃度。

另外，所述下電極層的材料包括摻雜有所述第一摻雜離子的多晶硅；所述上電極層的材料包括摻雜有所述第二摻雜離子的多晶硅；所述第一摻雜離子包括N型離子或者P型離子；所述第二摻雜離子包括N型離子或者P型離子。

另外，還包括：第一電連接單元，所述第一電連接單元與所述下電極層電連接；第二電連接單元，所述第二電連接單元與所述上電極層電連接。

另外，所述絕緣介質層暴露出所述下電極層的部分頂部表面；且所述第一電連接單元與所述絕緣介質層暴露出的所述下電極層的頂部表面相接觸。

另外，還包括：平坦化層，所述平坦化層覆蓋所述絕緣介質層暴露出的所述下電極層的頂部表面，且所述第一電連接單元包括貫穿所述平坦化層的第一導電插塞，所述第一導電插塞與所述下電極層的部分表面相接觸。

另外，還包括：位于所述襯底上的柵介質層；位于所述柵介質層上的第一柵電極層，所述第一柵電極層與所述下電極層處于同層，且所述第一柵電極層與所述下電極層的材料相同；位于所述第一柵電極層上的第二柵電極層，所述第二柵電極層與所述上電極層處于同層，且所述第二柵電極層與所述上電極層的材料相同。

另外，還包括：中間介質層，所述中間介質層位于所述第一柵電極層與所述第二柵電極層之間，且所述中間介質層與所述絕緣介質層處于同層。

另外，還包括：隔離介質層，所述隔離介質層位于所述下電極層與所述襯底之間，所述隔離介質層與所述柵介質層處于同層，且所述隔離介質層與所述柵介質層的材料相同。