[發明專利]STOLT插值實現方法及裝置

有效

• 申請號: 201910565145.9
• 申請日: 2019-06-26
• 公開（公告）號: CN110263470B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 周萱;喻忠軍;王威
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: G06F30/398
• 分類號: G06F30/398;G01S13/90
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

1.一種STOLT插值實現方法，其特征在于，包括：

S1、采用VIVADO HLS進行STOLT插值算法設計，得到STOLT插值算法；

S2、將輸入數據輸入至所述STOLT插值算法，得到輸出結果；

所述將輸入數據輸入至STOLT插值算法，得到輸出結果包括：

獲取雷達的系統參數；

根據所述系統參數，計算距離向頻率軸；

根據stolt映射關系，將所述距離向頻率軸映射回已知頻率軸，計算待插值的頻率坐標；

若所述待插值的頻率坐標在[0，NR]之間，則對所述待插值的頻率坐標進行sinc插值，所述NR為距離向采樣點；

所述對所述待插值的頻率坐標進行sinc插值包括：

獲取所述待插值的頻率坐標周圍距離向的N個采樣點的頻率坐標；

根據所述N個采樣點的頻率坐標生成對應的N個sinc函數值；

將所述N個采樣點的頻率坐標和所述N個sinc函數值一一對應累乘相加，得到結果數據；

輸出所述結果數據；

S3、搭建測試平臺，在所述測試平臺中驗證所述STOLT插值算法，得到驗證結果；

S4、判斷所述驗證結果和所述輸出結果是否一致；

若所述驗證結果和所述輸出結果不一致，則根據所述驗證結果，再次執行步驟S1至S4；若所述驗證結果和所述輸出結果一致，則執行步驟S5；

S5、檢驗所述STOLT插值算法的時序，得到時序結果；

S6、判斷所述時序結果是否正確；

若所述時序結果不正確，則根據所述時序結果，再次執行步驟S1至S6；若所述時序結果正確，則執行步驟S7；

S7、根據所述STOLT插值算法，生成相應的IP核，并將所述IP核添加到VIVADO中相對應的FPGA芯片的IP庫中。

2.根據權利要求1所述的STOLT插值實現方法，其特征在于，所述將輸入數據輸入至STOLT插值算法，得到輸出結果包括：

若所述待插值的頻率坐標小于0，則輸出所述輸入數據的第一個數據；

若所述待插值的頻率坐標大于NR，則輸出所述輸入數據的最后一個數據。

3.根據權利要求1至2任意一項所述的STOLT插值實現方法，其特征在于，所述輸入數據的虛部采用[-127，128]鋸齒波循環數據，實部為0。

4.根據權利要求1至2任意一項所述的STOLT插值實現方法，其特征在于，在實現所述STOLT插值算法的過程中，將實現過程設置為數據流模式，初始化時間間隔為1。